资源列表

« 1 2 ... .82 .83 .84 .85 .86 2187.88 .89 .90 .91 .92 ... 4311 »

[VHDL编程Verilog

说明:verilog语言实例,例程,很多实例。-verilog language
<王子> 在 2025-04-25 上传 | 大小:22kb | 下载:0

[VHDL编程Sim_counter

说明:VHDL 在modelsim上进行前仿真,综合仿真以及时序仿真需要文件(以一个简单计数器为例)-On the front in modelsim VHDL simulation, synthesis and timing simulation requires a simulation file (a simple counter example)
<yrpk> 在 2025-04-25 上传 | 大小:5kb | 下载:0

[VHDL编程189d3e2cb54b

说明:乐曲发生器,可演奏乐曲梁祝,包含全部程序的各部分-Music generator, can play music Butterfly, contains all the parts of the program
<> 在 2025-04-25 上传 | 大小:310kb | 下载:0

[VHDL编程MYCLOCK

说明:VHDL语言的电子钟源程序,可设置,有闹钟-VHDL language electronic clock source can be set with alarm clock
<richard> 在 2025-04-25 上传 | 大小:2kb | 下载:0

[VHDL编程eetop.cn_C8051

说明:C8051代码,供大家参考使用,需要的抓紧下载吧-C8051 code for your reference, pay close attention needs to download it
<lizixi> 在 2025-04-25 上传 | 大小:722kb | 下载:0

[VHDL编程eetop.cn_spigpio

说明:GPIO和SPI的基本核,请需要的下载,提出建议-GPIO and SPI basic core, please download the necessary, make recommendations
<lizixi> 在 2025-04-25 上传 | 大小:2kb | 下载:0

[VHDL编程eetop.cn_counter

说明:计数器的核心设计思想,仅仅提供参考,可以多变设计-Counter-core design, just for reference, the design can be varied
<雷雅雯> 在 2025-04-25 上传 | 大小:55kb | 下载:0

[VHDL编程digital-storage-oscilloscope

说明:本题设计一个数字存储示波器,以Xilinx公司20万门FPGA芯片为核心,辅以必要的外围电路(包括信号调理、采样保持、内部触发、A/D转换、D/A转换和I/O模块),利用VHDL语言编程,实现了任意波形-The problem to design a digital storage oscilloscope, to Xilinx, Inc. 200,000 FPGA chip as the core, supplemented by t
<Jasen> 在 2025-04-25 上传 | 大小:14kb | 下载:0

[VHDL编程fpga_example

说明:EDA技术和VHDL语言实用模块设计,点击驱动,dds,频率计-EDA technology and VHDL functional module design, click the drive, dds, frequency meter, etc.,,,
<Jasen> 在 2025-04-25 上传 | 大小:1.5mb | 下载:0

[VHDL编程vhdl

说明:16位处理器代码,可以用来实验完成一些简单的片上系统开发-16-bit processor code can be used to complete some simple experimental system on chip development
<> 在 2025-04-25 上传 | 大小:26kb | 下载:0

[VHDL编程biaojueqi

说明:一个四人表决器,区分了主裁判和副裁判的身份,主裁判比较牛X,他同意了就通过-A four-person voting, the main distinction between the identity of the referee and deputy referees, the referee more cattle X, he agreed on the adoption of
<张辛楠> 在 2025-04-25 上传 | 大小:114kb | 下载:0

[VHDL编程Debunce

说明:VHDL 弹跳消除电路,对于FPGA按键很需要-VHDL bounce elimination circuit, it is necessary for the FPGA button
<yrpk> 在 2025-04-25 上传 | 大小:1kb | 下载:0
« 1 2 ... .82 .83 .84 .85 .86 2187.88 .89 .90 .91 .92 ... 4311 »

源码中国 www.ymcn.org