[VHDL编程] mutl16

说明：实现16位移位，可以实现乘法和除法。满足设计要求，实现代码简短，用verilog完成方便，容易操作。-Achieve 16-bit shift, multiplication and division can be achieved. Meet the design requirements to achieve a short code, complete with verilog convenient, easy to operat
<吴海勇> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] FIFO

说明：先入先出队列(First Input First Output，FIFO)这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。-FIFO queue (First Input First Output, FIFO) which is a traditional sequential execution method, first enter the command to finish and retire, on
<吴海勇> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] DIV16

说明：DIV在编程中又叫做整除，即只得商的整数。DIV16实现16位的整除，一般用在分频。-DIV in the programming, also known as divisible, that' s only an integer. DIV16 to achieve 16-bit divides, usually used in frequency.
<吴海勇> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] frequency5x2

说明：frequency5x2实现频率的分频，5*2即实现10分频，主要用于满足有些控制类的频率时钟。-frequency5x2 realize the frequency divider, 5* 2 frequency of achieving 10 points, mainly used to control the class to meet some of the frequency of the clock.
<吴海勇> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] sequence_dectect

说明：sequence_dect 实现6个状态，即6种选择的状态机。状态机的一个极度确切的描述是它是一个有向图形，由一组节点和一组相应的转移函数组成。-sequence_dectect to six states, namely, six options the state machine. State machine of an extremely precise descr iption is that it is a directed
<吴海勇> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] pxc3872381

说明： mac transmitter architecture implementatin in vhdl research paper published by nit ,bhopla.- mac transmitter architecture implementatin in vhdl research paper published by nit ,bhopla.
<piyush> 在 2025-04-24 上传 | 大小：342kb | 下载：0

[VHDL编程] FPGA-AND-FIR

说明：基于FPGA的FIR滤波器设计与仿真文讨式算法系统的基本原理采用分布式算法-FPGA-based FIR filter design and simulation-type algorithms of the text discuss the basic principles of a distributed algorithm
<Jasen> 在 2025-04-24 上传 | 大小：467kb | 下载：0

[VHDL编程] verilog_300examples

说明：该文件集结了verilog的300个经典实例，为初学者提供了良好的工具-The document brings together 300 classic example verilog for a good tool for beginners
<春雷> 在 2025-04-24 上传 | 大小：111kb | 下载：0

[VHDL编程] 61EDA_C41

说明：该文件写了关于verilog的lcd显示信息，是很有用的资源-The verilog file written on the lcd display information, useful resources
<春雷> 在 2025-04-24 上传 | 大小：4kb | 下载：0

[VHDL编程] ef74e70973bb

说明：this for you, yas yes-this is for you, yas yes
<aaa> 在 2025-04-24 上传 | 大小：59kb | 下载：0

[VHDL编程] Farsight060915FPGA-1

说明：华清远见FPGA公益活动视频教程之sopc硬件系统开发-China Qingyuan see video tutorial of charitable activities FPGA hardware development sopc
<网易> 在 2025-04-24 上传 | 大小：10.81mb | 下载：0

[VHDL编程] 05_ledtimer

说明：数码管显示的时钟,verilog HDL 基础教程-a timer basied on led
<> 在 2025-04-24 上传 | 大小：2.32mb | 下载：0