[VHDL编程] cla20_n

说明：Verilog 20 bit的累加器 采用流水香设计，用5级4bit的超前进位加法器-Verilog 20 bit accumulator using water in Hong design, with five 4bit the look-ahead adder
<Yangyang> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] DDR1_2_WITHOUTDQ

说明：DDR1 memory code in vhdl
<yasamin> 在 2025-04-28 上传 | 大小：7.63mb | 下载：0

[VHDL编程] Quartus-II

说明：Quartus II的使用教程包括Quartus II的软件教程，VHDL语言的编程方法，实际工程项目等。-Quartus II tutorial covers the use of Quartus II software tutorials, VHDL programming language, the actual engineering projects.
<董胜> 在 2025-04-28 上传 | 大小：17.32mb | 下载：0

[VHDL编程] gcd

说明：在VHDL里面实现一个简单的GCD算法，包含源代码，并且通过了编译和综合。-Inside the VHDL to implement a simple GCD algorithm, including source code, and through the compilation and synthesis.
<fuxing> 在 2025-04-28 上传 | 大小：201kb | 下载：0

[VHDL编程] AMBA

说明：AHB SPECIFICATION SPECIFICATION SPECIFICATION SPECIFICATION-AHB SPEC YOU KNOW IT THAT IS RIGHT, SPECIFICATION SPECIFICATION SPECIFICATION SPECIFICATION SPECIFICATION
<杨磊> 在 2025-04-28 上传 | 大小：941kb | 下载：0

[VHDL编程] clock

说明：数字中的vhdl程序，功能包括正点报时，定时和倒计时功能，并可以发出声音。-Number of vhdl program features include punctual timekeeping, timing and countdown function, and can sound.
<jak> 在 2025-04-28 上传 | 大小：4kb | 下载：0

[VHDL编程] ARM_Core

说明：国外网站下载到的，ARM7的TDM核，VHDL编写-The vhdl source code of TDM core from by using ARM7
<pavel> 在 2025-04-28 上传 | 大小：66kb | 下载：0

[VHDL编程] MDB_Bus

说明：MDB Bus for vending machines - overview
<Pascal Sweden> 在 2025-04-28 上传 | 大小：7kb | 下载：0

[VHDL编程] mil_std_tranceiver

说明：mil-std-1553c tranceiver. Implements tranceiver. Uses kcpsm processor for all logics. - configurable interrupts - bus controller mode - bus slave mode - bus monitor mode - error handling - collision detection
<axel> 在 2025-04-28 上传 | 大小：179kb | 下载：0

[VHDL编程] int_div0

说明：verilog编写的任意分频器，经过测试好用，准确-divider verilog any written, tested easy to use, accurate
<yuhan> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] int_div1

说明：vhdl编写的任意分频器，经过测试好用，准确-divider vhdl any written, tested easy to use, accurate
<yuhan> 在 2025-04-28 上传 | 大小：1kb | 下载：0

[VHDL编程] aes

说明：verilog实现的AES-128加解密程序，FPGA验证通过-verilog implementation of AES-128 encryption and decryption process, FPGA verification through
<xie> 在 2025-04-28 上传 | 大小：7kb | 下载：0