资源列表

« 1 2 ... .36 .37 .38 .39 .40 141.42 .43 .44 .45 .46 ... 4311 »

[VHDL编程flash接口控制_verilog

说明:flash接口控制器的VHDL以及verilog源代码和Testbench程序-flash interface controller VHDL and Verilog source code and procedures Testbench
<李楠> 在 2024-11-15 上传 | 大小:850kb | 下载:0

[VHDL编程印制线路板设计经验点滴

说明:印制线路板设计经验点滴-Printed Circuit Board Design Experience
<张军> 在 2024-11-15 上传 | 大小:7kb | 下载:0

[VHDL编程消抖通用函数XIAOPRO:

说明:EDA中很重要的小程序,保证按键可靠性,防止抖动误差信号产生,外部信号输入时必用此消抖函数-EDA very important small procedures to ensure that key reliability and prevent jitter error signal generated, the external input signal must use this function Consumers shive
<李培> 在 2024-11-15 上传 | 大小:2kb | 下载:0

[VHDL编程译码

说明:EDA常用双LED显示译码程序,将四位二进制数译码为七位对应于LED7位输入的高低电平信号-EDA common dual LED display decoding procedure will be four binary decoding for seven LED7 spaces corresponding to the input signal circuits
<李培> 在 2024-11-15 上传 | 大小:2kb | 下载:0

[VHDL编程分频器FENPIN1

说明:EDA中常用模块VHDL程序,不同时基的计数器由同一个外部是中输入时必备的分频函数。分频器FENPIN1/2/3(50分频=1HZ,25分频=2HZ,10分频=5HZ。稍微改变程序即可实现)-EDA VHDL modules commonly used procedure, the time- with a counter by the external input is required when the sub-frequency
<李培> 在 2024-11-15 上传 | 大小:3kb | 下载:0

[VHDL编程减法计数器

说明:EDA常用计数函数VHDL程序设计,减法计数器:可预置数:-common counting function EDA VHDL programming, subtraction counter : Preset :
<李培> 在 2024-11-15 上传 | 大小:3kb | 下载:0

[VHDL编程I2C控制核

说明:
<韦伯> 在 2024-11-15 上传 | 大小:716kb | 下载:0

[VHDL编程verilog实现ALU的源代码

说明:verilog实现ALU的源代码,并提供了一个详细的测试平台!-achieve ALU Verilog source code, and provide a detailed test platform!
<飞扬> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程divide

说明:用veriog实现的任意位数的除法,在modelism中验证过了已经。-Implementation division with verilog.
<yangyang> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程sqrt

说明:用verilog实现的开2次方,已经在modelism中经过验证,其时间周期不固定。-Implementation open square with verilog.
<yangyang> 在 2024-11-15 上传 | 大小:1kb | 下载:0

[VHDL编程Multi_SI

说明:用verilog实现的乘法器,可以综合,经过验证。-Implementation multiplication with verilog.
<yangyang> 在 2024-11-15 上传 | 大小:3kb | 下载:0

[VHDL编程add

说明:用verilog实现的可综合的16位和32位加法器,经过验证了。-Implementation addition with verilog.
<yangyang> 在 2024-11-15 上传 | 大小:1kb | 下载:0
« 1 2 ... .36 .37 .38 .39 .40 141.42 .43 .44 .45 .46 ... 4311 »

源码中国 www.ymcn.org