[VHDL编程] LCD数字钟

说明：图形显示的数字钟实验，12864显示
<wangying05@hotmail.com> 在 2010-10-15 上传 | 大小：188.17kb | 下载：0

[VHDL编程] 16qam vhdl

说明：实现16QAM系统调制仿真，附件里面WORD文档是整合的程序，其他的是源文件
<yhyiciyuan> 在 2010-10-16 上传 | 大小：9.21kb | 下载：0

[VHDL编程] LMX2531_PLL_module

说明：LMX2531_PLL_module的vhdl编程
<allwinzf> 在 2010-10-17 上传 | 大小：2.07kb | 下载：0

[VHDL编程] 立体视频Verilog程序

说明：给出了基于FPGA的立体视频的程序。完成的主要是时序产生、VGA控制、帧存读写控制等模块。已经过仿真正确。
<myyatou1989> 在 2010-10-18 上传 | 大小：405.37kb | 下载：0

[VHDL编程] sram控制器

说明：基于nios ii 的sram控制器
<jinsam> 在 2010-10-21 上传 | 大小：213.34kb | 下载：0

[VHDL编程] add xilinx embeded ip

说明：add xilinx embeded ip
<jiexiongw> 在 2010-10-26 上传 | 大小：4.46mb | 下载：0

[VHDL编程] testbench模版

说明：testbench测试模版
<lmyapple> 在 2010-11-04 上传 | 大小：664byte | 下载：0

[VHDL编程] 同步FIFO设计

说明： 用16*8 RAM实现一个同步先进先出（FIFO）队列设计。由写使能端控制该数据流的写入FIFO，并由读使能控制FIFO中数据的读出。写入和读出的操作由时钟的上升沿触发。当FIFO的数据满和空的时候分别设置相应的高电平加以指示。
<lavien520@163.com> 在 2010-11-04 上传 | 大小：1.24mb | 下载：0

[VHDL编程] 1602的FPGA控制

说明：利用Altera的FPGA控制1602的模块
<qiuwangsha> 在 2010-11-09 上传 | 大小：780.82kb | 下载：0

[VHDL编程] 并串转换XILINX

说明：嵌入式中实现并串转换的VERILOG程序+VHDL程序两个版本，是xilinx版本的，权威但繁琐
<awenor> 在 2010-11-10 上传 | 大小：1.38kb | 下载：0

[VHDL编程] 70V631_VHDL_Model.zip

说明：针对IDT公司71v631的fpga设计，VHDL语言模型。
<lixbggbb> 在 2010-11-12 上传 | 大小：5.17kb | 下载：0

[VHDL编程] 基于Altera FPGACPLD的电子系统设计及工程实践

说明：基于Altera FPGACPLD的电子系统设计及工程实践
<wendy0518> 在 2010-11-13 上传 | 大小：26mb | 下载：0