资源列表
[VHDL编程] USB2.0 IP核
说明:完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档、仿真文件<L2U2M6> 在 2009-05-23 上传 | 大小:227.52kb | 下载:1
[VHDL编程] 异步FIFO的VERILOG实现(格雷码)
说明:使用格雷码实现异步FIFO<fan_tiger@163.com> 在 2009-10-29 上传 | 大小:151.21kb | 下载:1
[VHDL编程] CPLD读取ADS7886
说明:CPLD读取Ti串行ADC芯片ADSL7886的Verilog代码
<agedgm> 在 2009-02-18 上传 | 大小:709byte | 下载:1
[VHDL编程] 基于CORDIC算法的三角函数FPGA实现
说明:此源代码是基于CORDIC算法的三角函数实现,验证过没有问题<25203172@qq.com> 在 2009-04-10 上传 | 大小:111.61kb | 下载:1
[VHDL编程] fir滤波器设计
说明:详细介绍了,给予FPGA设计fir滤波器,里面有详尽的VHDL代码。<rewangjian> 在 2009-04-14 上传 | 大小:1007.61kb | 下载:1
[VHDL编程] 数字钟VHDl代码
说明:本代码是用VHDL语言设计的数字钟,还附有整点报时,闹钟等功能<xxxyyy1987@163.com> 在 2009-04-24 上传 | 大小:375.36kb | 下载:1
[VHDL编程] 用VHDL语言实现四人智力竞赛抢答器的设计
说明:1、用feng模块将选手按下按键信号输出高电平给锁存模块lockb,进行锁存的同时发出aim信号实现声音提示,并使count模块进行答题时间的倒计时,在计满100妙后送出声音提示; 2、用ch41a模块将抢答结果转换为二进制数; 3、用sel模块产生数码管片选信号; 4、用ch42a模块将对应数码管片选信号,送出需要的显示信号; 5、用七段译码器dispa模块进行译码。<wei_8866@126.com> 在 2009-05-09 上传 | 大小:1.74kb | 下载:1