[VHDL编程] 2

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part2
<XC> 在 2025-02-07 上传 | 大小：466kb | 下载：0

[VHDL编程] 3

说明：一个适合新手用的VHDL实用教程！！虽然不是很全面，的但是还不错-part3
<XC> 在 2025-02-07 上传 | 大小：541kb | 下载：0

[VHDL编程] SZZ

说明：这是一个数字钟的VHDL语言，具有调时、调秒、调分功能，同时，还具有十二小时制向二十四小时制切换功能-This is a digital clock in VHDL language, with a tune, the tone seconds and sub-transfer function, while the system also has 12 hours to 24 hours the system switching fu
<蔡斌> 在 2025-02-07 上传 | 大小：832kb | 下载：0

[VHDL编程] renyimo

说明：这是一个用VHDL编写的计数器，是一个任意模的计数器，不过是个异步的-This is a work written in VHDL counter, is an arbitrary module of the counter, but is an asynchronous
<蔡斌> 在 2025-02-07 上传 | 大小：3kb | 下载：0

[VHDL编程] jtd

说明：这是一个用VHDL编写的交通灯控制器，可以控制主干道和乡村公路的红绿灯-It is written in VHDL, a traffic light controller that can control the main roads and rural roads at the traffic lights
<蔡斌> 在 2025-02-07 上传 | 大小：284kb | 下载：0

[VHDL编程] Principles_of_Verifiable_RTL_Design

说明：本书详细讲解了可验证的RTL级代码的原理，为编写RTL仿真测试程序提供了理论基础-This book gave a detailed RTL-level code verifiable principles for the preparation of RTL simulation test program provides a theoretical basis for
<neo> 在 2025-02-07 上传 | 大小：1.06mb | 下载：0

[VHDL编程] Writing_Testbenches_Functional_Verification_Of_Hdl

说明：本书作者为KLUWER，详细介绍了TESTBENCH程序的编写原理和技巧-The author of this book KLUWER, details the procedures for the preparation of TESTBENCH principles and techniques
<neo> 在 2025-02-07 上传 | 大小：3.92mb | 下载：0

[VHDL编程] risc8

说明：简单的RSIC8，实现简单的CPU功能，可以提供大家学习-Simple RSIC8, to achieve a simple CPU features, can provide them to learn from
<janking20> 在 2025-02-07 上传 | 大小：418kb | 下载：0

[VHDL编程] viterbi5

说明：implemented viterbi in vhdl
<woongs> 在 2025-02-07 上传 | 大小：7.05mb | 下载：0

[VHDL编程] UART

说明：UART FOR VHDL hoping that it can give you a hand.
<mariston> 在 2025-02-07 上传 | 大小：7kb | 下载：0

[VHDL编程] digitalpaobiao

说明：用Verilog HDL语言编写的数字跑表源程序，已经通过综合编译及仿真。-With the Verilog HDL source code written in digital stopwatch has been through a comprehensive compilation and simulation.
<匡匡> 在 2025-02-07 上传 | 大小：113kb | 下载：0

[VHDL编程] yiweiDCTbianhuan

说明：一维DCT变换的Verilog HDL源程序，在ISE中已经通过编译，可以参考里面的文档。-One-dimensional DCT transform Verilog HDL source code, in the ISE has been through the compilation, you can refer to inside the document.
<匡匡> 在 2025-02-07 上传 | 大小：412kb | 下载：0