[VHDL编程] JKdff

说明：基于VHDL语言设计的边沿JK触发器，及相应的仿真波形-VHDL language design based on the edge of JK flip-flop, and the corresponding simulation waveforms
<庞潮> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] jiajianfaqi

说明：利用VHDL语言设计的两位加减法器，设计采用BLOCK并行设计可以同时进行加法与减法运算-VHDL language design using addition and subtraction of two instruments used, designed using BLOCK parallel design can be done concurrently addition and subtraction
<庞潮> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilogobouttelephone

说明：verilog的一个电话设计的源代码，初学者和设计着可以参考-a phone designed for verilog source code, can refer to the beginners and design
<陈诺> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] fpga

说明：FPGA characteristics presentation
<pippo> 在 2025-02-06 上传 | 大小：402kb | 下载：0

[VHDL编程] FPGA_lizi

说明：FPGA实例,ADC0809,DAC0832接口电路程序,LCD控制VHDL程序与仿真,等实例,验证通过.-FPGA.VHDL
<suyufeng> 在 2025-02-06 上传 | 大小：65kb | 下载：0

[VHDL编程] an-102104-keybrd

说明：PS2 FPGA INTERFACE, for newbie programers
<lordmorph> 在 2025-02-06 上传 | 大小：148kb | 下载：0

[VHDL编程] mem_stick

说明：Sony - memory stick pro controller (verilog)-Sony- memory stick pro controller (verilog)
<curliph> 在 2025-02-06 上传 | 大小：891kb | 下载：0

[VHDL编程] FPGA_common_idea

说明：本文讨论的四种常用FPGA/CPLD 设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD 逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD 设计工作种取得事半功倍的效果。-This article discusses the four commonly used FPGA/CPLD design ideas and techniques: ping-pong operation,
<hwei> 在 2025-02-06 上传 | 大小：112kb | 下载：0

[VHDL编程] FPGA_note

说明：这主要是在学习FPGA设计过程中的笔记.主要是：FPGA设计中的电源管理，关键问题，PLDFPGA结构与原理初步的认识，以及如何养成良好的编程习惯、大型设计中FPGA的多时钟设计策略及其概念：毛刺、竞争、冒险。-This is mainly to learn FPGA design process in the notes. Is mainly: FPGA design, power management, the key questi
<hwei> 在 2025-02-06 上传 | 大小：756kb | 下载：0

[VHDL编程] Quartus_ii_instruction

说明：本文为Quartus 简明教程。以设计一个简单的LED7段译码器为例介绍使用Quartus设计的全过程。-This article Quartus simple tutorial. To design a simple example to explain LED7 segment decoder using the Quartus design process.
<hwei> 在 2025-02-06 上传 | 大小：649kb | 下载：0

[VHDL编程] s_UIC_v3.03.tar

说明：(IBM) Interrupter Controller for PowePC405 (verilog)
<curliph> 在 2025-02-06 上传 | 大小：2.52mb | 下载：0

[VHDL编程] munecas

说明：cunter of muñ ecas this cunter is 10,20,30,40,50,60,70,80,90
<moikanosb> 在 2025-02-06 上传 | 大小：860kb | 下载：0