[VHDL编程] voicetongxindianlu

说明：语音通信电路完整的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-Voice communications circuit design procedures. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-01-23 上传 | 大小：54kb | 下载：0

[VHDL编程] USBandFPGAjiekou

说明：USB与FPGA接口的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-USB interface with the FPGA programming. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-01-23 上传 | 大小：10kb | 下载：0

[VHDL编程] fastpicturesystem

说明：高速图像采集系统完整的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-High-speed image acquisition system complete the design process. Inside are all the source files have been tested, I can use, rest assured that you download
<阳> 在 2025-01-23 上传 | 大小：5kb | 下载：0

[VHDL编程] single_clock_divider

说明：单周期除法器，速度快，满足频率要求，使得单周期内得到除数-Single-cycle divider speed, to meet the frequency requirements
<miss zhang> 在 2025-01-23 上传 | 大小：119kb | 下载：0

[VHDL编程] dividers

说明：verilog格式的除法器，试过了，很好用，再也不要为触发器发愁了-Verilog format divider, tried, very good, and no longer for the flip-flop not to worry about the
<miss zhang> 在 2025-01-23 上传 | 大小：10kb | 下载：0

[VHDL编程] nios_fudan

说明：Nios复旦教程，想学习SOPC的，要仔细研究啊，另附加Nios常用函数。-nios sopc nios_function
<涂登乾> 在 2025-01-23 上传 | 大小：3.58mb | 下载：0

[VHDL编程] Viterbi

说明：Viterbi译码器的FPGA实现代码,来在国外大学论坛.-Viterbi decoder implementation of the FPGA code to the Forum at foreign universities.
<蔡敏> 在 2025-01-23 上传 | 大小：8kb | 下载：0

[VHDL编程] FPGA

说明：FPGA工程师作为目前比较热门的职业，相对薪酬比较高，要求FPGA有一定深度的理解和应用的能力，面试的题目也比较难，这些是一些公司题目的汇总-FPGA Engineer, as the current hot jobs, the relative pay is relatively high, the requirements FPGA must have the depth of understanding and applicati
<萨法> 在 2025-01-23 上传 | 大小：105kb | 下载：0

[VHDL编程] quartusii

说明：
<萨法> 在 2025-01-23 上传 | 大小：825kb | 下载：0

[VHDL编程] gh_timer_8254

说明：VHDL Source code for 8254 timer/counter
<Alireza> 在 2025-01-23 上传 | 大小：104kb | 下载：0

[VHDL编程] gh_vhdl_lib

说明：VHDL Library for 8254 timer/counter core
<Alireza> 在 2025-01-23 上传 | 大小：613kb | 下载：0

[VHDL编程] shuzizhong

说明：大学VHDL实验数字钟源码，有的专业数字电路实验设计也有要求做的。-University of VHDL experimental digital clock source, and some professional digital circuit design has also requested to do so.
<史善爽> 在 2025-01-23 上传 | 大小：1kb | 下载：0