资源列表

« 1 2 ... .95 .96 .97 .98 .99 500.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程AN532_PCIe_sopc_s2gx_x4

说明:基于S2gx芯片的NIOS下的x4模式PCI-Express模块-NIOS based S2gx chips x4 mode under the PCI-Express Module
<lzm> 在 2025-01-21 上传 | 大小:4.63mb | 下载:0

[VHDL编程flash_controller

说明:Altera下的FPGA运行Nios处理器的flash控制器-Altera
<lzm> 在 2025-01-21 上传 | 大小:389kb | 下载:0

[VHDL编程mcfsqdsp3

说明:一种脉冲发生器的实现,可用于PWM控制中-The realization of a pulse generator can be used for PWM control
<gcm> 在 2025-01-21 上传 | 大小:1kb | 下载:0

[VHDL编程DigitalClock

说明:VHDL的数字时钟程序 24小时计数显示; 具有校时功能(时,分) ; 实现闹钟功能(定时,闹响);-VHDL digital clock counting procedures showed that 24 hours with a school function (hours, minutes) the realization of an alarm clock function (timing, downtown
<liangchenglai> 在 2025-01-21 上传 | 大小:12kb | 下载:0

[VHDL编程SHUZIMIAOBIAO

说明: 秒表的逻辑结构比较简单,它主要由、显示译码器、分频器、十进制计数器、报警器和六进制计数器组成。在整个秒表中最关键是如何获得一个精确的100Hz计时脉冲,除此之外,整个秒表还需要一个启动信号和一个归零信号,以便能够随时启动及停止。 秒表有六个输出显示,分别为百分之一秒,十分之一秒、秒、十秒、分、十分,所以共有6个计数器与之对应,6个个计数器全为BCD码输出,这样便于同时显示译码器的连接。当计时达60分钟后,蜂鸣器鸣响10声。 -
<朱书洪> 在 2025-01-21 上传 | 大小:6kb | 下载:0

[VHDL编程VHDL

说明:这是一个用VHDL写的小程序,适合与初学都学习和使用!-This is a small program written in VHDL, suitable for beginners and are learning and use!
<herun> 在 2025-01-21 上传 | 大小:295kb | 下载:0

[VHDL编程VHDLyushizgp

说明:《VHDL与数字电路设计》配套光盘,可以实际调用-err
<alextuo> 在 2025-01-21 上传 | 大小:1.02mb | 下载:0

[VHDL编程QUARTUSoksample

说明:一个完整的QUARTUS设计例子,初学QUARTUS的人必看-Quartus a complete design example, a person must-see novice Quartus
<alextuo> 在 2025-01-21 上传 | 大小:1.85mb | 下载:0

[VHDL编程EDA

说明:基于VHDL语言,用Top_Down的思想进行设计的数字钟。-Based on the VHDL language, using design thinking Top_Down the digital clock.
<liyongfeng> 在 2025-01-21 上传 | 大小:202kb | 下载:0

[VHDL编程fpga1223344

说明:基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.-FPGA-based prescaler, can change the parameters, different multiples of the sub-frequency.
<张大明> 在 2025-01-21 上传 | 大小:16kb | 下载:0

[VHDL编程FPGA444555443

说明:基于FPGA的全数字锁相环设计,内有设计过程和设计思想-FPGA-based all-digital phase-locked loop design, with the design process and design thinking
<张大明> 在 2025-01-21 上传 | 大小:280kb | 下载:0

[VHDL编程23333333345453

说明:PLD内部锁相环,解决方案,方法介绍,设计思想.-PLD internal phase-locked loop, solutions, methods, the design idea.
<张大明> 在 2025-01-21 上传 | 大小:68kb | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 500.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org