资源列表
[VHDL编程] 3_8_decoder
说明:利用CASE语句的3-8译码器,3个为数据输入,3个为控制端,分别为S1,S2,S3,输出数据为八位-Use CASE statement 3-8 decoder, three for data entry, three for the control side, namely S1, S2, S3, output data for eight<sunrier> 在 2025-01-21 上传 | 大小:128kb | 下载:0
[VHDL编程] ASIC_and_FPGA_Verification
说明:ASIC/FPGA验证经典资料,英文版,希望大家可以有所借鉴。-ASIC/FPGA verification classic information, in English, I hope that we can learn from there.<刘英超> 在 2025-01-21 上传 | 大小:1.35mb | 下载:0