[VHDL编程] Digital_signal_processing_with_FPGA

说明：个人觉得对C的学习者有很大的帮助，是我收藏的经典之作，希望对大家有所帮助-Personally feel that for C learners be very helpful to my collection of classic, I hope all of you to help
<van_adams> 在 2025-04-04 上传 | 大小：6.74mb | 下载：0

[VHDL编程] EBCode21

说明：功能很强大！！！希望大叫多多指教，共同进步，一块发展-Function is very powerful! ! ! Hope that the exhibitions shouting and common progress, a development
<liu> 在 2025-04-04 上传 | 大小：57kb | 下载：0

[VHDL编程] digitalclock.vhd

说明：实现电子钟的功能，使用VHDL编程语言，调试已经通过-Electronic clock function, the use of VHDL programming language, debugging has been passed
<carsu> 在 2025-04-04 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：XLINX做的数字钟，可以准确计时的。 用计数器和触发器实现。-XLINX do digital clock can be accurately timed. With counters and flip-flops to achieve.
<zhuning> 在 2025-04-04 上传 | 大小：984kb | 下载：0

[VHDL编程] vhdl

说明：学习vhdl硬件描述语言的一些例子的原代码-VHDL hardware descr iption language to learn some examples of the original code
<dream> 在 2025-04-04 上传 | 大小：249kb | 下载：0

[VHDL编程] RAM

说明：双口RAM与PXI总线接口设计，包括接口控制。-Dual-port RAM with PXI bus interface design, including interface control.
<zwt> 在 2025-04-04 上传 | 大小：1.16mb | 下载：0

[VHDL编程] zhiliu_dianji

说明：直流电机的VHDL源程序,经过编译和仿真.-DC motor VHDL source code, after compilation and simulation.
<何情> 在 2025-04-04 上传 | 大小：799kb | 下载：0

[VHDL编程] clk_8

说明：一个八分频的VHDL程序,经过编译和仿真.-An octant of the VHDL-frequency procedures, after the compiler and simulation.
<何情> 在 2025-04-04 上传 | 大小：141kb | 下载：0

[VHDL编程] adder1

说明：一个全加器的VHDL程序,经过编译和仿真.-A full adder of the VHDL program, after compiling and simulation.
<何情> 在 2025-04-04 上传 | 大小：149kb | 下载：0

[VHDL编程] FFT_VHDL

说明：fft是基本的信号处理算法，本程序为fft算法的VHDL语言-fft is a fundamental signal processing algorithms, the procedures for the fft algorithm VHDL language
<老李飞刀> 在 2025-04-04 上传 | 大小：28kb | 下载：0

[VHDL编程] 53lift

说明：几篇关于5，3小波FPGA硬件实现的文章，很有帮助-5,3 wavelet few on FPGA hardware implementation of the articles, very helpful
<微微蓝> 在 2025-04-04 上传 | 大小：1.32mb | 下载：0

[VHDL编程] fcsr

说明：伪随机序列产生器－代进位反馈移位寄存器，verilog hdl 原代码。-Pseudo-random sequence generator- on behalf of binary feedback shift register, verilog hdl original code.
<李辛> 在 2025-04-04 上传 | 大小：1kb | 下载：0