资源列表
[VHDL编程] reactiontimer
说明:初始状态为待命,数码管熄屏。 按按钮到下一个状态,数码管显示倒计时 倒计时之后等待一段时间led灯亮起,按下按钮后显示反应时间,然后等待一段时间后返回等待状态。(1. Idle, which is the default state, is not responding to the test being executed. 2. This will inform users that a new reaction test is<zhexigua> 在 2024-10-07 上传 | 大小:1682432 | 下载:0
[VHDL编程] PC2FPGA_UART_Test
说明:基于 fpga 的 uart 设计 波特率 115200(UART design based on FPGA)<梦里千梦> 在 2024-10-07 上传 | 大小:6004736 | 下载:0
[VHDL编程] binary multiplier
说明:verilog code for binary multiplier<krisna> 在 2024-10-07 上传 | 大小:3750912 | 下载:0
[VHDL编程] initial_lib
说明:Vivado的初始库文件,内含74LS系列IP模块和XUP系列模块(The initial library file of Vivado contains 74LS series IP module and XUP series module.)<李航16> 在 2024-10-07 上传 | 大小:376832 | 下载:0
[VHDL编程] VmodCAM_Ref_HD Demo_13
说明:This project has dependencies in the 'digilent' VHDL library. For your convenience a local copy of these dependencies are included in the remote_sources directory. The VmodCAM_Ref_HD demo project was built around an<domnish> 在 2024-10-07 上传 | 大小:13762560 | 下载:0
[VHDL编程] usb2.0调试助手
说明:基于usb2.0的C++上位机,实测可用,仅供参考(USB2.0 based C++ upper computer, measured available, for reference only.)<feiyue324> 在 2024-10-07 上传 | 大小:24762368 | 下载:0