资源列表

« 1 2 ... .26 .27 .28 .29 .30 4131.32 .33 .34 .35 .36 ... 4311 »

[VHDL编程DE2_70_D5M_LTM

说明:filtre de sobel sur fpga
<jordra> 在 2024-11-13 上传 | 大小:197kb | 下载:0

[VHDL编程DE2_70_D5M_LTM_sobel_dilation

说明:DE2_70_D5M_LTM_sobel_dilation
<jordra> 在 2024-11-13 上传 | 大小:243kb | 下载:0

[VHDL编程DE2_70 sobel

说明:DE2_70 sobel_dilationdsd
<jordra> 在 2024-11-13 上传 | 大小:232kb | 下载:0

[VHDL编程Altshift_tabs_lab0

说明:programme en vhdl sur fpga
<jordra> 在 2024-11-13 上传 | 大小:33kb | 下载:0

[VHDL编程counter_verilog

说明:DE2_70_D5M_LTM_sobel_dilation
<jordra> 在 2024-11-13 上传 | 大小:16kb | 下载:0

[VHDL编程counter_vhdl

说明:counter_verilog sur fpga
<jordra> 在 2024-11-13 上传 | 大小:23kb | 下载:0

[VHDL编程StopWatch

说明:利用Verilog实现数字秒表(基本逻辑设计分频器练习) 设置复位开关。当按下复位开关时,秒表清零并做好计时准备。在任何情况下只要按下复位开关,秒表都要无条件地进行复位操作,即使是在计时过程中也要无条件地进行清零操作。 设置启/停开关。当按下启/停开关后,将启动秒表输出,当再按一下启/停开关时,将终止秒表的输出。 采用结构化设计风格描述,即先设计一个10分频电路,再用此电路构建秒表电路。(Using Verilog to real
<VoidShooter> 在 2024-11-13 上传 | 大小:1kb | 下载:0

[VHDL编程VHDL_SPI

说明:使用的程序,大家可以借鉴,对FPGA初学者有用(Use of the program, you can learn from the FPGA beginners useful.)
<wantedman> 在 2024-11-13 上传 | 大小:42kb | 下载:0

[VHDL编程Lesson09:BJ-EPM240学习板实验2——按键消抖实验

说明:Quartus的按键消抖设计实验视频讲解,讲解的很详细,对于新手来说还是蛮不错的(Quartus key to shake down the design of experimental video explanation)
<YouKnowWho> 在 2024-11-13 上传 | 大小:43.9mb | 下载:0

[VHDL编程AMBAaxi

说明:amba axi specification
<kumaru> 在 2024-11-13 上传 | 大小:437kb | 下载:0

[VHDL编程ARM_AMBA3_APB

说明:apb protocol specification
<kumaru> 在 2024-11-13 上传 | 大小:180kb | 下载:0

[VHDL编程有符号小数乘法器

说明:改进的verilog乘法器,改进了此项乘法,更利于在硬件中的使用(introduce this funcation in this code.)
<大豆崽> 在 2024-11-13 上传 | 大小:1kb | 下载:0
« 1 2 ... .26 .27 .28 .29 .30 4131.32 .33 .34 .35 .36 ... 4311 »

源码中国 www.ymcn.org