[VHDL编程] doorlock.rar

说明：门锁 状态机 verilog 适用于digilent NEXYS2开发板,doorlock state machine verilog applied to digilent NEXYS2 board
<占建> 在 2025-02-08 上传 | 大小：2kb | 下载：0

[VHDL编程] uC_interface

说明：IIC总线微控制器的接口RTL代码（verilog）-the verilog code of IIC Uc_interface
<马凯英> 在 2025-02-08 上传 | 大小：3kb | 下载：0

[VHDL编程] assg-2-2-code-converter

说明： CODE CONVERTER IN VHLD ,Binary to Gray using structural modelling of XOR Gate
<milind> 在 2025-02-08 上传 | 大小：20kb | 下载：0

[VHDL编程] assg-8-(barrel-shifter)-final

说明： Barrel shifter IN VHLD , using structural modelling
<milind> 在 2025-02-08 上传 | 大小：128kb | 下载：0

[VHDL编程] assg-5-(serial-bit-adder)

说明：4 bit adder using four full adder’s structural modeling style
<milind> 在 2025-02-08 上传 | 大小：64kb | 下载：0

[VHDL编程] miaobiao

说明：用VHDL语言实现对FPGA的程序编写，实现秒表功能。-Using VHDL FPGA program written stopwatch function.
<秦丽媛> 在 2025-02-08 上传 | 大小：364kb | 下载：0

[VHDL编程] jiafaqi

说明：用VHDL语言实现对FPGA的程序编写，实现加法器功能。-FPGA program written using VHDL adder function.
<秦丽媛> 在 2025-02-08 上传 | 大小：218kb | 下载：0

[VHDL编程] liushuideng

说明：应用VHDL语言实现FPGA的编程，实现流水灯功能。-Application VHDL language for FPGA programming, light water feature.
<秦丽媛> 在 2025-02-08 上传 | 大小：235kb | 下载：0

[VHDL编程] anjianshumaguan

说明：应用VHDL语言实现对FPGA的程序编写，实现按键数码管的功能。-Using VHDL language to write FPGA procedures to achieve the key function of the digital tube.
<秦丽媛> 在 2025-02-08 上传 | 大小：88kb | 下载：0

[VHDL编程] assg-9-1-(lift-controller)

说明：Lift Controller in vhdl using process statement and state disgram
<Milind> 在 2025-02-08 上传 | 大小：20kb | 下载：0

[VHDL编程] assg-9-2-(trafic-light-controller)

说明：Traffic light Controller in vhdl using process statement and state disgram
<Milind> 在 2025-02-08 上传 | 大小：111kb | 下载：0

[VHDL编程] ethernet_10ge_mac_latest.tar

说明：The 10GE MAC core is designed for easy integration with proprietary custom logic. It features a POS-L3 like interface for the datapath and a Wishbone compliant interface for management. The core was intentionally desi
<ke> 在 2025-02-08 上传 | 大小：905kb | 下载：0