[VHDL编程] scr

说明：60进制计数器同步置位30异步复位 modelsim仿真代码含激励 自己写的 可用 仅供参考入门-60 binary counter 30 the asynchronous reset modelsim simulation code containing motivate yourself to write synchronization set can be used for reference only entry
<ziranqingshuang> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] div1

说明：Verilog HDL语言16位除法器，已通过测试-Verilog HDL 16 division
<tanye> 在 2025-04-24 上传 | 大小：291kb | 下载：0

[VHDL编程] all

说明：vhdl 分模块实现微波炉功能 包括分频 数码管 倒计时 蜂鸣器等-vhdl sub-modules to achieve microwave features include digital tube divider countdown buzzer
<youthy> 在 2025-04-24 上传 | 大小：1.9mb | 下载：0

[VHDL编程] AD5300

说明：DAC AD5300的verilog驱动,整个工程，亲测好用。-verilog code for AD5300 DAC.
<科龙化> 在 2025-04-24 上传 | 大小：413kb | 下载：0

[VHDL编程] Rs232-reciever

说明：RS232 reciver vhdl code for RS232 EIA232-RS232 reciver vhdl code for RS232 EIA232
<sgma> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] clock-divider

说明：clock generator vhdl code
<sgma> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] clock

说明：verilog编写的8位数码管时钟，可现实秒，分，时-8 digital tube clock written in verilog reality of seconds, minutes, hours
<李金锴> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] kb_monitor

说明：用rs-232 cable 將ps/2鍵盤資訊傳送到pc-look up kb scan code in pc through rs-232 cable
<wimiu> 在 2025-04-24 上传 | 大小：296kb | 下载：0

[VHDL编程] DE2_pin

说明：DE2控制面板 液晶显示验证代码 用verilog 语言描写的-this is a control panel about LCD s display expierents
<yuanying> 在 2025-04-24 上传 | 大小：3kb | 下载：0

[VHDL编程] addsub32bit

说明：32bit floating point addition
<syed> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] arm7_6500_keil_print_emi

说明：ARM7内核，EMI模块测试程序，用于FPGA测试，内含print功能-ARM7 core, the EMI module testing procedures for FPGA test, containing the print function
<孙文> 在 2025-04-24 上传 | 大小：391kb | 下载：0

[VHDL编程] arm7_6500_keil_print_wdg

说明：ARM7环境下watchdog模块测试程序，自带print功能-ARM7 environment watchdog module test procedures, its own print function
<孙文> 在 2025-04-24 上传 | 大小：391kb | 下载：0