[VHDL编程] Gray-Counter

说明：格雷码，用于理解格雷码的的功能，减少出错。同样对于卡诺图很用吧。-Gray code, Gray code, the function used to understand and reduce errors. The same for the Karnaugh map.
<郭稳> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] sdram_mdl

说明：SDRAM的FPGA 工程。用Verilog编写。器件型号为K4S641632，经过实验板验证，绝对可用。-SDRAM FPGA project. Written in Verilog. Device model K4S641632, after the experimental board, absolutely available.
<李水军> 在 2025-02-25 上传 | 大小：2.47mb | 下载：0

[VHDL编程] verilogiic1121

说明：I2C总线的FPGA工程，Verilog编写。是测试过的程序，绝对可用。-I2C bus of the FPGA project, Verilog prepared. Program is tested, absolutely available.
<李水军> 在 2025-02-25 上传 | 大小：376kb | 下载：0

[VHDL编程] JXJ_TOP

说明：用VHDL语言建立的简单计算机工程，经测试可以正确。-VHDL language to establish a simple computer engineering, has been tested correctly.
<dean> 在 2025-02-25 上传 | 大小：3.93mb | 下载：0

[VHDL编程] ps2verilog

说明：PS2接口的FPGA工程，经过测试，绝对可用。-PS2 port of the FPGA project, after testing, is absolutely available.
<李水军> 在 2025-02-25 上传 | 大小：332kb | 下载：0

[VHDL编程] uartverilog

说明：串口的FPGA工程，经过测试，绝对可用。-Serial port of the FPGA project, tested, and absolutely available.
<李水军> 在 2025-02-25 上传 | 大小：305kb | 下载：0

[VHDL编程] verilogvga

说明：VGA接口的FPGA工程，Verilog编写，经过测试，绝对可用。-VGA interface of the FPGA project, Verilog prepared, tested, and absolutely available.
<李水军> 在 2025-02-25 上传 | 大小：256kb | 下载：0

[VHDL编程] 15_tlc5620dac

说明：DA的FPGA开发工程，DA型号为：TLC5620，经过本人测试，绝对可用-FPGA development project of the DA, DA Model: TLC5620, after I tested, the absolute available
<李水军> 在 2025-02-25 上传 | 大小：96kb | 下载：0

[VHDL编程] pinlvji

说明：频率计能测频率 周期 高脉宽 低脉宽 频率计能测频率 周期 高脉宽 低脉宽-verilog prepared using high-speed string-type DA-chip dac121 driver code, occupation le small, high efficiency, the current I applied to more products
<张风> 在 2025-02-25 上传 | 大小：7.23mb | 下载：0

[VHDL编程] IIC

说明：利用NIOS软核实现IIC总线协议上数据的传输，并在EEPROM上验证-NIOS soft-core data transmission on the IIC bus protocol, and verify the EEPROM
<liu> 在 2025-02-25 上传 | 大小：1kb | 下载：0

[VHDL编程] washer

说明：洗衣机自动和手动功能，有洗涤、漂洗、脱水三个状态，15秒脱水，2秒漂洗，脱水3秒-The washing machine of automatic and manual functions, washing, rinsing, and dehydration of the three states .
<cas che查> 在 2025-02-25 上传 | 大小：49kb | 下载：0

[VHDL编程] Clk_5

说明：本文件为verilog所描述的基数分频技术，此实例为5分频电路。-This file is the verilog described base sub-band technology, this instance as a divider circuit.
<王刚> 在 2025-02-25 上传 | 大小：243kb | 下载：0