[VHDL编程] altlvds_DesignExample_ex5

说明：在FPGA中调用LVDS，其中包括仿真和源代码。-using fpga lvds
<haifeng> 在 2025-02-27 上传 | 大小：12kb | 下载：0

[VHDL编程] Grayscale-Conversion-IP

说明：Sobel Edge Detection IP for FPGA using LABVIEW
<refaat> 在 2025-02-27 上传 | 大小：26kb | 下载：0

[VHDL编程] FPGA2FPGA-Comms

说明：LAbview Program file to generate VHDL code shows the communication between two FPGA ICs.
<refaat> 在 2025-02-27 上传 | 大小：259kb | 下载：0

[VHDL编程] Image-Reduction-IP

说明：LABVIEW Program for Image REduction IP for FPGA
<refaat> 在 2025-02-27 上传 | 大小：9kb | 下载：0

[VHDL编程] LCD12864

说明：12864点阵图形液晶测试程序Altera MAXII EPM1270T144C5N-12864 dot matrix graphic LCD test programAltera MAXII EPM1270T144C5N
<沈亚威> 在 2025-02-27 上传 | 大小：2kb | 下载：0

[VHDL编程] CYDOWN

说明：USB FIFO 测试，为测试USB数据传输的性能-USB FIFO test for the performance of the USB transmit
<刘彪> 在 2025-02-27 上传 | 大小：118kb | 下载：0

[VHDL编程] Bulkloop

说明：USB FIFO 测试，测试USB的传输性能-USB FIFO test for performance of the USB’s transmission
<刘彪> 在 2025-02-27 上传 | 大小：65kb | 下载：0

[VHDL编程] addersubtractor

说明：用verilog语言编写并通过综合验证的加法减法器的工程目录-the design and implementation of addersubtractor using verilog
<马腾宇> 在 2025-02-27 上传 | 大小：483kb | 下载：0

[VHDL编程] async_fifo

说明：用verilog语言编写并经过综合验证的异步FIFO的源代码-the verilog code of asynchronizing fifo
<马腾宇> 在 2025-02-27 上传 | 大小：465kb | 下载：0

[VHDL编程] verilog-testbench-preliminary

说明：硬件描述语言verilog的testbench的写作方法-the writing method of the testbench of verilog
<马腾宇> 在 2025-02-27 上传 | 大小：59kb | 下载：0

[VHDL编程] modelsim-6.0

说明：硬件描述语言仿真工具modelsim 6.0的附图详细教程-the detail tutorial of modelsim 6.0 with pictures
<马腾宇> 在 2025-02-27 上传 | 大小：320kb | 下载：0

[VHDL编程] HardCopy

说明：HardCopy的器件介绍，用于初学者了解ALTERA的器件参数-A descr iption of the Ethernet Tester
<robin> 在 2025-02-27 上传 | 大小：1.26mb | 下载：0