资源列表

« 1 2 ... .25 .26 .27 .28 .29 230.31 .32 .33 .34 .35 ... 4311 »

[VHDL编程ControlCell

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程InputCell

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证-Verilog realize the jtag TAP, carried opencore.com, has passed validation
<hegs> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程OutputCell

说明:verilog 实现的 jtag TAP , 转自 opencore.com, 已通过验证
<hegs> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程sfifo

说明:该源码是已经通过综合编译,可以直接使用的源码,希望对大家有用。-The source code has been compiled through a comprehensive, direct access to the source, in the hope that useful to everyone.
<王辉> 在 2024-11-17 上传 | 大小:1kb | 下载:0

[VHDL编程LED

说明:以两种结构编写的VHDL驱动LED 已通过调试-err
<hbsun> 在 2024-11-17 上传 | 大小:399kb | 下载:0

[VHDL编程scrambler

说明:通信系统中的加扰与解扰程序,用verilog语言实现,有波形文件可以直接查看功能-Communication Systems scrambling and descrambling process, with Verilog language, has waveform files can be directly read features
<桃子> 在 2024-11-17 上传 | 大小:316kb | 下载:0

[VHDL编程cic

说明:verilog码写的CIC滤波器的程序,包括4倍抽取CIC滤波器和内插的CIC滤波器两个-Verilog code written by CIC filter procedures, including 4 times the extraction CIC filter and the CIC interpolation filter two
<桃子> 在 2024-11-17 上传 | 大小:22kb | 下载:0

[VHDL编程cfft

说明:CFFT是一个数据宽度和点数都可配置的基4 FFT core,用VHDL实现-CFFT is a data width and the base points can be configured 4 FFT core, using VHDL realize
<> 在 2024-11-17 上传 | 大小:165kb | 下载:0

[VHDL编程aes_core.tar

说明:AES的Verilog实现,用于加密的算法硬件实现!-AES realize the Verilog for hardware implementation of encryption algorithms!
<刘志刚> 在 2024-11-17 上传 | 大小:68kb | 下载:0

[VHDL编程ata.tar

说明:硬盘接口的硬件实现,VHDL和Verilog是吸纳的,带有文档!-Hard disk interface hardware implementation, VHDL and Verilog is absorbed with documentation!
<刘志刚> 在 2024-11-17 上传 | 大小:813kb | 下载:0

[VHDL编程ads7844

说明:本源码介绍了ADS7844 AD转换芯片的VHDL控制器。-The source of the introduction ADS7844 AD conversion of the VHDL controller chip.
<周生> 在 2024-11-17 上传 | 大小:1.32mb | 下载:0

[VHDL编程firfilter

说明:实现一个FIR滤波器,基于直接型型算法 输入数据宽度:8位 输出数据宽度:16位 阶数:16阶 滤波器经转换后(右移16位)的特征参数为: h[0]=h[15]=0000 h[1]=h[14]=0065 h[2]=h[13]=018F h[3]=h[12]=035A h[4]=h[11]=0579 h[5]=h[10]=078E h[6]=h[9]=0935 h[7]=h[8]=0
<Eric> 在 2024-11-17 上传 | 大小:1.57mb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 230.31 .32 .33 .34 .35 ... 4311 »

源码中国 www.ymcn.org