资源列表
[VHDL编程] plx_read_wr.cpp
说明：plx sdk 开发的读取下写 PLX 9054的代码 -plx sdk development of reading the code to write PLX 9054<毕亮> 在 2025-03-27 上传 | 大小：2kb | 下载：0
[VHDL编程] adder4_1
说明：基于VHDL的四位加法器，运行环境quartus-VHDL-based four adder, operating environment quartusII<jiayanqing> 在 2025-03-27 上传 | 大小：92kb | 下载：0
[VHDL编程] shift8
说明：基于VHDL的八位移位寄存器，实现移位功能-VHDL-based eight shift register, the shift function to achieve<jiayanqing> 在 2025-03-27 上传 | 大小：155kb | 下载：0
[VHDL编程] shuzizhong
说明：用VHDL实现数字钟的设计，可显示时分秒，并可调-Digital clock with VHDL design, you can display minutes and seconds, and adjustable<jiayanqing> 在 2025-03-27 上传 | 大小：1001kb | 下载：0
[VHDL编程] yimaqi
说明：用VHDL实现3-8线译码器的功能，即74HC138-3-8 lines with the VHDL implementation of the decoder function, which 74HC138<jiayanqing> 在 2025-03-27 上传 | 大小：142kb | 下载：0
[VHDL编程] verilogled7
说明：基于epm240的学习文件，这个程序是关于七段数码管的学习程序-Learning based epm240 files, this program is about seven-segment of the learning process<莫然> 在 2025-03-27 上传 | 大小：49kb | 下载：0
[VHDL编程] Multifunction-digital-clock
说明：这是多功能数字钟的Verilog源程序，此程序已经编译通过，可以使用-This is a multi-functional digital clock in Verilog source code, this program has been compiled by, you can use<莫然> 在 2025-03-27 上传 | 大小：482kb | 下载：0
[VHDL编程] Phone-meter
说明：这是电话计费器的Verilog源程序，已经编译通过，可以直接使用-This is a call accounting device Verilog source code, has been compiled by, can be used directly<莫然> 在 2025-03-27 上传 | 大小：16kb | 下载：0
[VHDL编程] Three-state-bidirectional-drive
说明：这是三态双向驱动器的Verilog源程序，已经编译通过，可以直接使用-This is a tri-state bi-directional drive the Verilog source code, has been compiled by, can be used directly<莫然> 在 2025-03-27 上传 | 大小：197kb | 下载：0
[VHDL编程] Long-frame-synchronous-clock
说明：这是长帧同步时钟产生的Verilog源程序，已经编译通过，可以直接使用-This is a long fr a me sync clock generated Verilog source code, has been compiled by, can be used directly<莫然> 在 2025-03-27 上传 | 大小：181kb | 下载：0