[VHDL编程] ex1_LCD501_Character

说明：用凌阳61实现lcd显示，在lcd上显示“sunplus”，“technology”，“easy living”，这三个字符分三行显示-Achieved with the Sunplus 61 lcd display, the lcd display " sunplus" , " technology" , " easy living" , these three characters i
<叶缺> 在 2025-04-24 上传 | 大小：56kb | 下载：0

[VHDL编程] ex3_LCD_Graphic

说明：用凌阳61实现splc501图片显示，点亮整个屏幕，持续一段时间，显示图片-Achieved with the Sunplus 61 splc501 picture shows light up the whole screen for some time, show pictures
<叶缺> 在 2025-04-24 上传 | 大小：45kb | 下载：0

[VHDL编程] ex5_LCD_Ellipse

说明：用凌阳61实现lcd几何图形显示，在splc501显示器上实现汉字圆和汉字的叠加显示-Achieved with the Sunplus 61 lcd display geometry, to achieve the splc501 display Chinese characters and Chinese characters superimposed circular display
<叶缺> 在 2025-04-24 上传 | 大小：42kb | 下载：0

[VHDL编程] adc0832

说明：C编程，通过对DAC0832AD转换，再用1602显示-C programming, through DAC0832AD conversion, and then show 1602
<zyn8911060> 在 2025-04-24 上传 | 大小：20kb | 下载：0

[VHDL编程] STC12C5A60S2-PWM

说明：根据STC12C5A60S2手册写的PWM测试程序，简洁实用-According to the PWM STC12C5A60S2 written testing procedures manual, simple and practical
<llx> 在 2025-04-24 上传 | 大小：14kb | 下载：0

[VHDL编程] v_fifo16

说明：VHDL ystem will automatically delete the directory of debug and release, so please do not put files on these two directory.
<evgen> 在 2025-04-24 上传 | 大小：2kb | 下载：0

[VHDL编程] MCU8051

说明：FPGA中的MCU8051最小系统，采用verilog语言编写的-The MCU8051 FPGA smallest system, the verilog language preparation
<蒲公英> 在 2025-04-24 上传 | 大小：5.87mb | 下载：0

[VHDL编程] f_measure_3

说明：示波器源程序，由quartus9.1编写，verilog语言支持。采样频率为1M等效采样速率可以到200M-Oscilloscope source code, written by the quartus9.1, verilog language support. Sampling frequency of 1M to 200M equivalent sampling rate can
<欧阳锋> 在 2025-04-24 上传 | 大小：11.4mb | 下载：0

[VHDL编程] fpga_assignment1

说明：这是由简单串行转并行的一个verlog程序，还带testbench，有一张仿真的图片在里面。软件用的是Quartus II9.1 Web Edition。-This is from the simple serial turn a verlog parallel programs, but also bring testbench, and a simulation pictures in it. Software is used II
<cpu> 在 2025-04-24 上传 | 大小：428kb | 下载：0

[VHDL编程] decimal_divider20110411

说明：这是一个经过验证的精极的除法程序，实现的是有小数的除法。欢迎大家下载-This is a proven very fine division process to achieve is to have a decimal division. Welcome to download
<gaod> 在 2025-04-24 上传 | 大小：197kb | 下载：0

[VHDL编程] zuhe

说明：这个是12位的除法器，进过验证的，verilog程序，应用组合逻辑，欢迎下载-This is 12-bit divider, been to verification, verilog, application logic combinations are welcome to download
<gaod> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] DAC908-AM-FM--sinsin

说明：基于FPGA的DDS发生器以及AM、FM模拟调制-The DDS generator and FPGA-based AM, FM analog modulation
<xuexun> 在 2025-04-24 上传 | 大小：1.6mb | 下载：0