[VHDL编程] spectre-verilog-simulation

说明：用SpectreVerilog进行模数混仿,是进行数模混合仿真的基础教程，文档有例子。-Mixed with the analog to digital SpectreVerilog simulation, is the mixed analog-digital simulation based tutorials, documentation, there are examples.
<rodgersli> 在 2025-04-24 上传 | 大小：157kb | 下载：0

[VHDL编程] FourDACOscillator

说明：dac implementation using vhdl
<swaroop> 在 2025-04-24 上传 | 大小：61kb | 下载：0

[VHDL编程] Synopsys-tools-intruction

说明：synopsys的主要的工具介绍，包括DC,PT,Formality等，对于初学IC设计者了解设计工具有很大帮助。-synopsys of the main tools for presentations, including DC, PT, Formality, etc., for the beginner tool for IC designers to understand the design of much help.
<rodgersli> 在 2025-04-24 上传 | 大小：119kb | 下载：0

[VHDL编程] vcs

说明：VCS的使用教程，中文版的。对于初学者入门有较大帮助。-VCS use of tutorials, the Chinese version. Introduction of great help for beginners.
<rodgersli> 在 2025-04-24 上传 | 大小：752kb | 下载：0

[VHDL编程] Low_Power_Design

说明：集成电路设计中的低功耗设计概述。讲了功耗概念，低功耗方法策略等。-Integrated circuit design low-power design overview. About the concept of power consumption, low-power approach strategies.
<rodgersli> 在 2025-04-24 上传 | 大小：381kb | 下载：0

[VHDL编程] SPWM

说明：SPWM波形发生器，输出正弦波，占空比变化的-SPWM waveform generator, the output sine wave, duty cycle change
<福星高照> 在 2025-04-24 上传 | 大小：1.66mb | 下载：0

[VHDL编程] firfilter

说明：fir滤波 基于fpga 的 三阶滤波-fir filter third-order filter on fpga
<小丁> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] yinpinfangda

说明：采用基于FPGA的频域加窗与反傅立叶变换的数字幅频均衡功 率放大器:此方案采用高速FPGA，以及配套的高速AD、DA 对信号进行采样，傅 立叶变换，在频域上对信号进行加窗操作，然后通过傅立叶反变换将波形还原。 以得到需要的频谱幅度。-FPGA-based frequency domain using the windowed Fourier transform with the number of pieces of ant
<zhao> 在 2025-04-24 上传 | 大小：2.7mb | 下载：0

[VHDL编程] Controlled-pulse-generator

说明：可控脉冲波发生器，可产生脉冲波形，随意控制-Controlled pulse generator
<王经纬> 在 2025-04-24 上传 | 大小：100kb | 下载：0

[VHDL编程] Binary_Multiplier_Binary_Multiplier1.vhd

说明：its vhdl proggrame for binary multiplication
<sreenivasulu> 在 2025-04-24 上传 | 大小：1kb | 下载：0

[VHDL编程] USB11

说明：用NIOS II写的USB 11代码，经板级测试性能良好-With the NIOS II USB 11 code written by the good performance of board-level test
<王经纬> 在 2025-04-24 上传 | 大小：1.08mb | 下载：0

[VHDL编程] RTC_test

说明：DS1302的实时时钟代码，经板级调试性能良好-DS1302 real time clock code, the good performance of board-level debugging
<王经纬> 在 2025-04-24 上传 | 大小：1.51mb | 下载：0