[VHDL编程] LIU

说明：dda 插补法中 由vhdl 语言来实现-dda interpolation achieved by the vhdl language
<田浩> 在 2025-04-23 上传 | 大小：1.13mb | 下载：0

[VHDL编程] liushuideng

说明：本程序是用VHDL编写的一个流水灯程序，虽然简单，但对于初学者一定很有帮助。-The program is written in a flowing light VHDL program, although simple, but certainly very helpful for beginners.
<赵城> 在 2025-04-23 上传 | 大小：240kb | 下载：0

[VHDL编程] 1000hz

说明：产生相应的标准的上升沿触发信号，并且有2倍频功能-The rising edge of the corresponding standard generated trigger signal, and features a 2 octave
<不是人> 在 2025-04-23 上传 | 大小：2kb | 下载：0

[VHDL编程] LEDdecode

说明：由verilog相应的LED显示的七段码的相应的译码模块-By the corresponding verilog seven segment LED displays the corresponding code decoding module
<不是人> 在 2025-04-23 上传 | 大小：1kb | 下载：0

[VHDL编程] uart

说明：FPGA基于串口指令的多电机闭环调速系统-FPGA based multi-port instruction Motor Closed Loop System
<ace> 在 2025-04-23 上传 | 大小：2.04mb | 下载：0

[VHDL编程] MAC

说明：基于FPGA的mac子层协议Verilog源代码-FPGA-based mac Verilog source code sub-layer protocol
<田野> 在 2025-04-23 上传 | 大小：121kb | 下载：0

[VHDL编程] cpu

说明：用Verilog语言编写的单周期cpu，实现的指令有 add,addu,addi,addiu,sub,subu,clo,clz,xori,nor,slt,slti,sltu,sltiu,blez,j.-Verilog languages ??with single-cycle cpu, implementation instructions are add, addu, addi, addiu, sub, subu, clo, cl
<yejunjian> 在 2025-04-23 上传 | 大小：5kb | 下载：0

[VHDL编程] complement_adder

说明：十六位补码加法器，输入为两个16位补码，输出和为17位补码，不虚溢出标志。-Sixteen complement adder, the input to complement the two 16-bit, output, and for the 17 complement, not virtual overflow flag.
<JTEven> 在 2025-04-23 上传 | 大小：206kb | 下载：0

[VHDL编程] adder_32bits

说明：32位进位选择加法器，预置逻辑0和逻辑1，各模块并行运行，只要通过进位位选择逻辑0或者逻辑1即可，提高了运行速度。-32-bit carry select adder, preset logic 0 and logic 1, the modules run in parallel, as long as through the carry bit selection logic 0 or logic 1 can improve the
<JTEven> 在 2025-04-23 上传 | 大小：390kb | 下载：0

[VHDL编程] VerilogHDL_En

说明：this is a working draft containing preliminary mate- rial, some of which the reader is likely to nd obscure.-The Verilog Formal Equivalence (VFE) Project is funded by the U.K. Engineering and Physical Sciences Resea
<guxiaozhong> 在 2025-04-23 上传 | 大小：300kb | 下载：0

[VHDL编程] ac_link

说明：硬件电子琴 语音通信 fpga 三个模块 speaker tone note music-Fpga hardware keyboard voice communications speaker tone note music of three modules
<your name> 在 2025-04-23 上传 | 大小：326kb | 下载：0

[VHDL编程] sin2

说明：fpga正弦波发生函数，可用于自动生成rom文件-fpga sine wave generating function
<york> 在 2025-04-23 上传 | 大小：17kb | 下载：0