[VHDL编程] rs_encoder

说明：this the code for rs_encoder in verilog-this is the code for rs_encoder in verilog
<Muhammad Kamran> 在 2025-04-17 上传 | 大小：37kb | 下载：0

[VHDL编程] decoder

说明：this the code for decoder in verilog-this is the code for decoder in verilog
<Muhammad Kamran> 在 2025-04-17 上传 | 大小：217kb | 下载：0

[VHDL编程] traffic-light

说明：一个交通控制灯的设计，用于十字路口，有倒计时功能，Verilog语言编写，Quratus II编译通过。-The design of a traffic control light for the intersection, a countdown function, Verilog language, Quratus II compile.
<姜涛> 在 2025-04-17 上传 | 大小：540kb | 下载：0

[VHDL编程] Example-6-1

说明：写好状态机 1.Example-6-1\FSM\state1目录下为一段式FSM描述方法源码 2.Example-6-1\FSM\state2目录下为两段式FSM描述方法源码 3.Example-6-1\FSM\state3目录下为三段式FSM描述方法源码 4.Example-6-1\FSM\ state_default目录下为添加了default默认状态的源码 使用FSM Viewer分析有限状态机 1.
<林立> 在 2025-04-17 上传 | 大小：72kb | 下载：0

[VHDL编程] Example-5-8

说明：香农扩展运算 香农扩展即布尔逻辑扩展，是卡诺逻辑化简的反向运算。香农扩展相当于逻辑复制，提高频率；而卡诺逻辑化简相当于资源共享，节约面积-Extended Operations Shannon Shannon expansion of Boolean logic or extension, is simply the reverse Carnot logical operations. Shannon expansion is eq
<林立> 在 2025-04-17 上传 | 大小：39kb | 下载：0

[VHDL编程] shifter

说明：有算术移位和逻辑移位，循环移位功能的移位寄存器，Verilog语言编写，Quratus II编译通过。-With arithmetic shift and logical shift, rotate functions shift register, Verilog language, Quratus II compile.
<姜涛> 在 2025-04-17 上传 | 大小：292kb | 下载：0

[VHDL编程] Counter

说明：用Verilog语言实现的74*163计数器，Quratus II编译通过-Verilog language with 74* 163 counters, Quratus II compiled by
<姜涛> 在 2025-04-17 上传 | 大小：275kb | 下载：0

[VHDL编程] Register

说明：
<姜涛> 在 2025-04-17 上传 | 大小：932kb | 下载：0

[VHDL编程] uart

说明：verilog编写的uart发送和接收的源代码。简单易懂。-verilog uart prepared to send and receive the source code. Straightforward.
<luoqv> 在 2025-04-17 上传 | 大小：468kb | 下载：0

[VHDL编程] 270CPLD

说明：PXA270的cpld源程序。 请大家看看。是armland的开发板的。-pxa270 s cpld
<golfer> 在 2025-04-17 上传 | 大小：134kb | 下载：0

[VHDL编程] lcd1602

说明：verilog编写的LCD1602控制源代码，能够显示一串字符。-verilog source code written LCD1602 control, can display a string of characters.
<luoqv> 在 2025-04-17 上传 | 大小：663kb | 下载：0

[VHDL编程] sdram_mdl

说明：verilog编写的对SDRAM的控制的源代码，开发FPGA/CPLD-verilog SDRAM write control of the source code, development FPGA/CPLD
<luoqv> 在 2025-04-17 上传 | 大小：2.18mb | 下载：0