[VHDL编程] 1

说明：基于Nios_II_的自定制PWM模块设计与实现-PWM based Nios_II_ of customized module design and implementation
<Tiger xu> 在 2025-03-31 上传 | 大小：136kb | 下载：0

[VHDL编程] Verilog-HDLTOP-DOWN

说明：用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元（CPU）的顶层设计。-Modeling with the Verilog HDL to design a simplified and only eight instructions, word length is a byte RISC central processing unit (CPU) of the top-level desi
<刘鹏飞> 在 2025-03-31 上传 | 大小：42kb | 下载：0

[VHDL编程] controlvhdl

说明：一个四位微程序控制器的指令译码器源码，运用VHDL语言实现。-A four micro-program controller instruction decoder source code, the use of VHDL language.
<> 在 2025-03-31 上传 | 大小：8kb | 下载：0

[VHDL编程] shukuliu

说明：开发环境,用VHDL语言开发，实现了数据流的编码与实现-Development environment, language development using VHDL, implements the encoding and implementation of data flow
<yuyu> 在 2025-03-31 上传 | 大小：172kb | 下载：0

[VHDL编程] aes_core.tar

说明：基于FPGA平台的256为AES加密IP核-FPGA-based platform for the AES encryption IP core 256
<weipingzhang> 在 2025-03-31 上传 | 大小：130kb | 下载：0

[VHDL编程] parallel-output-controller-(POC)

说明：并行输出控制器，实现CPU与打印机之间的通信，程序基于VHDL语言，内附完整实验报告与仿真图像-The purpose of this project is to design and simulate a parallel output controller (POC)which acts an interface between system bus and printer. The Altera’s Quartus II EDA
<陈鹏> 在 2025-03-31 上传 | 大小：73kb | 下载：0

[VHDL编程] sram64kx8

说明：基于VHDL的一种SRAM模块，简单，但是可参考性强-A VHDL-based SRAM modules, simple, but can be refered strongly
<Thomas> 在 2025-03-31 上传 | 大小：1kb | 下载：0

[VHDL编程] cf_fft_256_8

说明：The fast fourier transfer (FFT) for 256 point use vhdl
<Tran Anh Dung> 在 2025-03-31 上传 | 大小：48kb | 下载：0

[VHDL编程] CAD-HW

说明：verilog code for simple project
<ranee> 在 2025-03-31 上传 | 大小：237kb | 下载：0

[VHDL编程] code

说明：波特仪设计与实现，源代码，用单片机 FPGA实现 适合做类似项目的哥们下载！-Porter Instrument design and implementation, source code, suitable for single chip FPGA realization of similar projects with a buddy to download!
<阿力> 在 2025-03-31 上传 | 大小：2.11mb | 下载：0

[VHDL编程] UART

说明：This vhdl code has a simple implementation of an UART receiver. This code was generated march 2011 as a universuty project
<plcpe> 在 2025-03-31 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog-to-VHDL-translator

说明：描述了一个Verilog到VHDL翻译器的设计与实现。首先将Verilog模块转换为中间格式，然后按照预定义的翻译规则，生成功能等价的VHDL设计实体。该翻译器目前只支持Verilog的一个子集。通过Verilog-to-VHDL， 使得在Verilog．VHDL混合设计环境中重用Verilog设计成为可能。-Describes a Verilog to VHDL translator design and implementati
<liuyi> 在 2025-03-31 上传 | 大小：190kb | 下载：0