资源列表

« 1 2 ... .05 .06 .07 .08 .09 1610.11 .12 .13 .14 .15 ... 4311 »

[VHDL编程MulticlockCPU.tar

说明:verilog hdl实现多周期CPU,按照有限状态己设计,含源码、实验报告和详细vsd电路图-verilog hdl multi-cycle CPU, in accordance with the finite-state has been the design, including source code, test reports and detailed schematic vsd
<czl> 在 2025-03-13 上传 | 大小:18.42mb | 下载:0

[VHDL编程ff

说明: 简单的网站 一个网站 很简单。 我自己写的。写了一会儿哟-something
<LUke> 在 2025-03-13 上传 | 大小:444kb | 下载:0

[VHDL编程dds-design

说明:fpga实现dds,实现任意波形输出信,设计代码verilog-dds fpga realization
<cc> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程Luckey

说明:VHDL 频率可变的任意波形发生器-vhdl pinlvketiao renyiboxingfashengqi
<vampire> 在 2025-03-13 上传 | 大小:1kb | 下载:0

[VHDL编程stratixIII_3sl150_dev_TSE_SGMII_v1

说明:该程序实现altera开发板 stratix III 3S150通过以太网与pc之间通信。 使用Quartus II和Nios II 设计。 因为altera官方没有这块板子的正确网卡与pc通信的程序,-Overall This example works at 1000M/100M/10M Base SGMII mode on SIII 3S150 Kit. Designed by Quartus II/IP Cores/
<杨庆育> 在 2025-03-13 上传 | 大小:6.91mb | 下载:0

[VHDL编程SystemVerilog

说明:关于SYSTEMVERILOG的语法,一些例子-About SYSTEMVERILOG syntax, examples and so on. . . . . . .
<胡刚> 在 2025-03-13 上传 | 大小:48.08mb | 下载:0

[VHDL编程Xilinx_FPGA_design_tips

说明:华为FPGA设计高级技巧Xilinx篇 华为FPGA设计高级技巧Xilinx篇-Xilinx FPGA design tips for Huawei Huawei articles Xilinx FPGA design article advanced techniques
<tao> 在 2025-03-13 上传 | 大小:1.63mb | 下载:0

[VHDL编程CPLD_FPGA

说明:卡内基梅陇大学课程讲卡内基梅陇大学课程讲义-Carnegie Mellon University, Carnegie Mellon University about verilog verilog course lecture notes
<胡刚> 在 2025-03-13 上传 | 大小:7.73mb | 下载:0

[VHDL编程WATERMARKING_FPGA_BITSTREAM_FOR_IP_PROTECTION

说明:WATERMARKING FPGA BITSTREAM FOR IP PROTECTION
<tao> 在 2025-03-13 上传 | 大小:420kb | 下载:0

[VHDL编程verilog_testbench_genetator

说明:这是一个perl程序 只需要在cmd中运行,参数为你的Verilog名字 功能是:半自动生成Verilog的testbench,提高编码效率-#-----READ ME of verilog_tb_generate.pl----------------------| # | #-----copyright
<zishan> 在 2025-03-13 上传 | 大小:2kb | 下载:0

[VHDL编程cpu

说明:简单的cpu,以verilog语言写的,希望大家能提点意见。-Simple cpu, the verilog language to write, and I hope we can Tidianyijian.
<书柬图章> 在 2025-03-13 上传 | 大小:78kb | 下载:0

[VHDL编程lab3_group27

说明:数字电路的基本门,有register,fulladder,还有一个洗衣机的控制程序-The basic digital circuit gates, register, fulladder, there is a washing machine control program
<都是> 在 2025-03-13 上传 | 大小:301kb | 下载:0
« 1 2 ... .05 .06 .07 .08 .09 1610.11 .12 .13 .14 .15 ... 4311 »

源码中国 www.ymcn.org