[VHDL编程] Verilog_HDL-SamirPalnitkar

说明：This book is for verilog HDL by Samir Palnitkar.
<shilpy> 在 2025-03-11 上传 | 大小：10.05mb | 下载：0

[VHDL编程] 4945579081DCT_2D

说明：dct-20 verilog vhdl de2
<王祖豪> 在 2025-03-11 上传 | 大小：3kb | 下载：0

[VHDL编程] Pulukuriproject

说明：project report on vhdl
<nitro> 在 2025-03-11 上传 | 大小：17kb | 下载：0

[VHDL编程] ps2_rx

说明：在VHDL里实现的ps2 键盘接口的接收端功能-Implemented in VHDL in the ps2 keyboard interface of the receiver functions
<Hong Chen> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] my_func_pkg

说明：multiply vhdl package code
<supa> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] digi_clock

说明：电子钟的设计，(1) 计时功能：这是本计时器设计的基本功能，可进行时、分、秒计时，并显示。 (2) 闹钟功能：如果当前时间与设置的闹钟时间相同，则扬声器发出一段音乐，并维持一分钟。 (3) 调时调分调闹钟功能：当需要校时或者要重新设置闹钟的时间时，可通过实验箱上的按键控制。 -The design of electronic clock, (1) timer function: This is the basic desig
<lijianbiao> 在 2025-03-11 上传 | 大小：82kb | 下载：0

[VHDL编程] Pulse_Width_Modulator_Altera_MAX_II_CPLD_Design_Ex

说明：来自于ALTERA官方网站。 本文档详细介绍怎样利用MAX® II CPLD 来实现脉冲宽度调制(PWM)。本设计还利用了MAX II CPLD 的内部用户闪存振荡器，不需要采用专门的外部时钟。 附有verilog源程序。-From ALTERA website. This document details how to use the MAX ® II CPLD to implement pulse width
<无小品> 在 2025-03-11 上传 | 大小：285kb | 下载：0

[VHDL编程] ARM_Instruction_Set

说明：Arm Instruction set document
<immanuel> 在 2025-03-11 上传 | 大小：30kb | 下载：0

[VHDL编程] sy4

说明：用VHDL语言设计了一个8位2进制全加器-VHDL language design with an 8-bit binary full adder 2
<杨帆> 在 2025-03-11 上传 | 大小：169kb | 下载：0

[VHDL编程] sy3

说明：用两片74194扩展成8位双向移位寄存器-Extended to 8-bit bi-directional shift register with two 74194
<杨帆> 在 2025-03-11 上传 | 大小：48kb | 下载：0

[VHDL编程] DE1_i2sound

说明：Good vhdl code for WM8731
<Palle> 在 2025-03-11 上传 | 大小：3kb | 下载：0

[VHDL编程] dilbalu_fir2

说明：fpga based fir filtering algorithm
<dileepkumar> 在 2025-03-11 上传 | 大小：136kb | 下载：0