[VHDL编程] CNT10

说明：十进制计数器,实现异步复位,同步清零功能, 方法简单易行,通过时序验证.-Decimal counter, asynchronous reset, synchronous clear function, simple and easy, by timing verification.
<寒星> 在 2025-03-04 上传 | 大小：197kb | 下载：0

[VHDL编程] edit4_16

说明：4-16译码器,实现4位至16位的译码功能,类似于3-8译码器,通过时序验证.-4-16 decoder to achieve 4-16 in the decoding functions, similar to the 3-8 decoder, through the timing verification.
<寒星> 在 2025-03-04 上传 | 大小：449kb | 下载：0

[VHDL编程] alarm

说明：用Verilog语言描述一个定时器的设计，该定时器具有闹表，定时，和正常时间显示的功能- It designs a clock by Verilog
<liuning0041> 在 2025-03-04 上传 | 大小：702kb | 下载：0

[VHDL编程] pong_bats

说明：用Verilog语言描述乒乓球游戏，并借助VGA平台进行显示，该游戏可以实现乒乓球的变速，并实现计分的功能-it describes Pingpang Game
<liuning0041> 在 2025-03-04 上传 | 大小：3.45mb | 下载：0

[VHDL编程] DDS_Adder

说明：DDS加法程序，用verilog程序写成，在FPGA的中实现-DDS addition procedures, written with verilog program, implemented in the FPGA' s
<胡浩> 在 2025-03-04 上传 | 大小：5kb | 下载：0

[VHDL编程] bfgd_fpga

说明：实现了ARM9的数据采集与存储，使用主板是EP9315，是FPGA的控制部分，代码全。-ARM9-implemented data collection and storage, the use of the motherboard is the EP9315, the control section is the FPGA, all the code.
<郭超平> 在 2025-03-04 上传 | 大小：975kb | 下载：0

[VHDL编程] FPGA_Interface_verilog

说明：verilog数字接口实验程序，包括USB，矩阵键盘，蜂鸣器，串口，i2c总线接口程序实例。-verilog digital interface for experimental procedures, including the matrix keyboard, buzzer, serial, i2c bus interface program instance.
<wylie> 在 2025-03-04 上传 | 大小：2.67mb | 下载：0

[VHDL编程] lcd_driver

说明：基于FPGA的LCD液晶驱动，用VHDL语言编的 基于FPGA的LCD液晶驱动，用VHDL语言编的-FPGA-based LCD LCD driver compiled with VHDL, FPGA-based LCD LCD driver, VHDL language series
<> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] autosell

说明：自动售货机的FPGA设计代码 -FPGA design code of vending machines vending machines FPGA design code
<> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] cymometer

说明：数字频率计的VHDL设计代码 数字频率计的VHDL设计代码-VHDL design of digital frequency meter digital frequency meter VHDL code design code
<> 在 2025-03-04 上传 | 大小：2kb | 下载：0

[VHDL编程] MYFX2

说明：一个FPGA的仿真程序，用来测试FPGA的存储扩展-An FPGA simulation program, used to test the FPGA memory expansion
<闫冰冰> 在 2025-03-04 上传 | 大小：1kb | 下载：0

[VHDL编程] qd

说明：数字抢答器的VHDL设计代码 数字抢答器的VHDL设计代码-The VHDL design of digital Responder Responder of the VHDL code for design of digital code
<> 在 2025-03-04 上传 | 大小：1kb | 下载：0