[VHDL编程] fft

说明：用VHDL语言来实现256点FFT的算法-256 FFt the VHDL implementation
<易蒙> 在 2025-03-01 上传 | 大小：206kb | 下载：0

[VHDL编程] FTClean

说明：Connect OBD connector to car diagnostic socket. Then connect hardware interface to any free USB port of your PC or laptop. Start program VagTacho.exe. Select ECU from menu. If you don t know type of kombiinstrument,
<Dexy> 在 2025-03-01 上传 | 大小：442kb | 下载：0

[VHDL编程] 4BITMULTIvhdl

说明：4BIT MULTI VHDL乘法器4位元VHDL實現-4BIT MULTI VHDL
<jj> 在 2025-03-01 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdl

说明：实现60进制计数 二十字街啊？我靠还不够-Count 20 words of 60 binary implementation Street ah? I rely on is not enough
<扔> 在 2025-03-01 上传 | 大小：13kb | 下载：0

[VHDL编程] e1_vhdl

说明：用VHDL在FPGA内部实现E1的接口，适合通讯相关专业硬件开发使用-Within the FPGA implementation using VHDL E1 interface, the hardware for communications-related professional development to use
<彭涛> 在 2025-03-01 上传 | 大小：18kb | 下载：0

[VHDL编程] gh_uart_16550_072108

说明：UART（通用串行收发器）的VHDL源代码，适合硬件工程师在FPGA内部实现多个UART-UART (universal serial transceivers), VHDL source code for hardware engineers in the FPGA to achieve multiple internal UART
<彭涛> 在 2025-03-01 上传 | 大小：16kb | 下载：0

[VHDL编程] ethernet_tri_mode

说明：三态以太网的hdl源代码，适合FPGA工程师使用-Tri-State Ethernet hdl source code for FPGA engineers
<彭涛> 在 2025-03-01 上传 | 大小：2.97mb | 下载：0

[VHDL编程] i8255_verilog

说明：8255的Verilog hdl源代码，适合FPGA工程师使用-8255' s Verilog hdl source code for FPGA engineers
<彭涛> 在 2025-03-01 上传 | 大小：4kb | 下载：0

[VHDL编程] afifo

说明：verilog编写的异步FIFO代码，功能仿真时是正确的。-verilog code written in asynchronous FIFO, functional simulation is the right time.
<查乐> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] sdcard_mass_storage_controller_latest..tar

说明：SD卡控制器，适合硬件工程师在FPGA内部实现SD 控制器-SD card controller FPGA for hardware engineers in the internal implementation of SD Controller
<彭涛> 在 2025-03-01 上传 | 大小：2.18mb | 下载：0

[VHDL编程] sfifo

说明：verilog编写的同步FIFO，功能仿真完全正确，大家可以参考下。-verilog write synchronization FIFO, functional simulation completely correct, we can refer to the next.
<查乐> 在 2025-03-01 上传 | 大小：1kb | 下载：0

[VHDL编程] uart_control

说明：用verilog 实现的简易串口驱动模块儿，引脚简单，易用，可自己增减配置-verilog uart
<zhang da> 在 2025-03-01 上传 | 大小：1kb | 下载：0