资源列表

« 1 2 ... .34 .35 .36 .37 .38 1239.40 .41 .42 .43 .44 ... 4311 »

[VHDL编程zy4668_music

说明:本源码实现了用VHDL语言设计音乐播放器-This source code implements the design using VHDL language music player
<张楠> 在 2025-02-24 上传 | 大小:3.22mb | 下载:0

[VHDL编程ADPCMCodec

说明:The DVI Adaptive Differential Pulse Code Modulation (ADPCM) algorithm was first described in an IMA recommendation on audio formats and conversion practices [1]. ADPCM is a transformation that encodes 16-bit audio as 4 b
<stefanescul> 在 2025-02-24 上传 | 大小:429kb | 下载:0

[VHDL编程ManchesterEncoding

说明:FPGA实现的曼切斯特编码 VHDL语言-Manchester Encoding based on FPGA
<willam> 在 2025-02-24 上传 | 大小:332kb | 下载:0

[VHDL编程pci_interface

说明:PCI接口模块程序 veirlog语言编写 有一定的参考价值-pci interface verilog
<willam> 在 2025-02-24 上传 | 大小:12kb | 下载:0

[VHDL编程Verilog_design_135_classic_example

说明:Verilog的135个经典设计实例,对于FPGA初学者非常有用-Verilog design 135 classic example
<马海兵> 在 2025-02-24 上传 | 大小:111kb | 下载:0

[VHDL编程Spread-Spectrum-Receiver-code

说明:基于FPGA的扩频接收机(直扩)vhdl编写的,最好在quartus环境运行。-FPGA-based spread spectrum receiver (DS) vhdl prepared, the best environment to run in quartus.
<赵童> 在 2025-02-24 上传 | 大小:353kb | 下载:0

[VHDL编程caiyang

说明:基于VHDL的等精度测频方法,等精度测频方法是在直接测频的基础上,其闸门时间不是固定的值,而是被测信号周期的整数倍,即与被测信号同步的测频方法。-VHDL-based method of equal precision frequency measurement, and other precision frequency measurement method is based on the direct frequency measu
<tong> 在 2025-02-24 上传 | 大小:5.11mb | 下载:0

[VHDL编程tiaozhijietiaoqi

说明:调制解调器(全数字)vhdl程序,包含工程文件可直接编译-Modem (digital) vhdl program, including project files can be directly compiled
<赵童> 在 2025-02-24 上传 | 大小:629kb | 下载:0

[VHDL编程firlvboqi

说明:fir滤波器设计,是MATLAB设计的vhdl转换-VHDL fir digital filter design, MATLAB-based design of the conversion
<赵童> 在 2025-02-24 上传 | 大小:3kb | 下载:0

[VHDL编程chuankou

说明:应用最广泛的串口异步通信的FPGA设计,包含整个工程文件-The most widely used FPGA design serial asynchronous communication
<赵童> 在 2025-02-24 上传 | 大小:209kb | 下载:0

[VHDL编程weisuijitu

说明:伪随机图生成程序,包括时钟频率的合成、分别以比特和字节方式生成伪随机图模块。-Pseudo-random graph generation procedures, including the clock frequency synthesis means bits and bytes, respectively pseudo-random graph generation module.
<赵童> 在 2025-02-24 上传 | 大小:4kb | 下载:0

[VHDL编程CPLD_TEST

说明:LED显示屏动态显示的测试程序,驱动用2个74LS138构成4-16译码器,采用1/16扫描方式。-LED display shows the dynamic test procedure, the driver constitute 4-16 with two 74LS138 decoder, the 1/16 scan mode.
<cdh> 在 2025-02-24 上传 | 大小:403kb | 下载:0
« 1 2 ... .34 .35 .36 .37 .38 1239.40 .41 .42 .43 .44 ... 4311 »

源码中国 www.ymcn.org