资源列表
[VHDL编程] ddr2_controller
说明:DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.-DDR2 controller design of the original code, can be tested through the FPGA, and external ddr memory read and write access.<yanxp> 在 2025-02-11 上传 | 大小:51kb | 下载:0
[VHDL编程] SLAVE_FIFO_16BITS
说明:68013和FPGA通信 含有68013 slave firmware 含有FPGA VHDL程序-communication between 68013 and FPGA including 68013 slave firmware including FPGA VHDL code<xinsheng> 在 2025-02-11 上传 | 大小:1.55mb | 下载:0
[VHDL编程] lowpassfir
说明:Low pass fir filter for ecg signal in VHDL<rohan> 在 2025-02-11 上传 | 大小:1kb | 下载:0
[VHDL编程] RS_ENCODER
说明:DVBC RS编码,标准TS流输入输出接口!-DVBC RS encoder<sun mingang> 在 2025-02-11 上传 | 大小:3kb | 下载:0
[VHDL编程] CONVOLUTIONAL_INTERLEAVER
说明:DVB数据交织,交织深度I=12,已得到应用!-DVB data interleaving, interleaving depth I = 12, has been applied!<sun> 在 2025-02-11 上传 | 大小:1kb | 下载:0
[VHDL编程] asi_framesync
说明:从串行TS流中找到同步头,生成标准并行TS流的方法!-Be found in TS stream from the serial sync header to generate the standard method of parallel TS stream!<sun> 在 2025-02-11 上传 | 大小:2kb | 下载:0
[VHDL编程] digal-clock-VHDL
说明:一个数字电子钟的设计,有VHDL并含电路图-A digital electronic clock design of the VHDL and the circuit containing<yy> 在 2025-02-11 上传 | 大小:1.02mb | 下载:0
[VHDL编程] FPGA_design_process
说明:FPGA 设计全流程:Modelsim>>Synplify.Pro>>ISE-FPGA design of the whole process: Modelsim>>Synplify.Pro>>ISE<lurker> 在 2025-02-11 上传 | 大小:213kb | 下载:0
[VHDL编程] FPGA_Design_tip
说明:FPGA设计技巧,锁存器与寄存器区别,状态机设计,门控时钟等-Improving Performance in Complex Programmable Logic Devices (CPLDs) with the FPGA Express Software<lurker> 在 2025-02-11 上传 | 大小:37kb | 下载:0