[VHDL编程] vga

说明：从fpga到vga输出的verilog程序，信号包括了RGB,VSYNC,HSYNC信号！-the program in verilog from fpga to vga ,which includes the signal of red\green\blue and vsync\hsync.
<zyc> 在 2025-02-06 上传 | 大小：2kb | 下载：0

[VHDL编程] ram_ahbif

说明：这是一个有关于AMBA_BUS_SLAVE的写法，请各位-This is a amba bus control
<吴永安> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] 8365samp

说明：ADS8365的源程序，可实现FPGA采集！-ADS8365' s source code, can be realized FPGA collection!
<xuyanhui> 在 2025-02-06 上传 | 大小：1.14mb | 下载：0

[VHDL编程] Multiplier

说明：It s a design of a 4*4 multiplier based on Verilog, using Xilinx ISE.
<wayne> 在 2025-02-06 上传 | 大小：839kb | 下载：0

[VHDL编程] jincunqi

说明：VHDL语言实现的移位器，功能包括算术左移和右移，逻辑左移和右移，循环左移和右移。-VHDL language implementation of the shifter, left and right shift functions include arithmetic, logical left and shifted to the right, left and right shift cycle.
<吴越> 在 2025-02-06 上传 | 大小：279kb | 下载：0

[VHDL编程] verilog_hdl_synthesis_primer

说明：verilog 综合方面的教程，J。bhasker编写。-integrated in verilog tutorials, J. bhasker prepared.
<eric> 在 2025-02-06 上传 | 大小：2.41mb | 下载：0

[VHDL编程] verilog_basics

说明：vhdl basic slide for begginer.
<batman> 在 2025-02-06 上传 | 大小：110kb | 下载：0

[VHDL编程] ps2

说明：采用sopc技术，nios2ide开发环境，实现nios对ps2键盘的控制，按键讲ascii码显示在led上-Using sopc technology, nios2ide development environment to achieve nios right ps2 keyboard control, key speakers led the ascii code is displayed in
<蹇清平> 在 2025-02-06 上传 | 大小：7.78mb | 下载：0

[VHDL编程] cpld_ccd

说明：实现基于CPLD的CCD采集系统设计的VHDL源码，编译通过，-Implementation of the CCD acquisition system based on CPLD design of VHDL source code, compiles,
<蹇清平> 在 2025-02-06 上传 | 大小：65kb | 下载：0

[VHDL编程] CORDIC_SINE

说明：在ISE10.0下的CORDIC算法产生正弦波，可控制其幅度等参数-Under the CORDIC algorithm in the ISE10.0 produce sine wave, its amplitude and other parameters can be controlled
<hushichang> 在 2025-02-06 上传 | 大小：4.78mb | 下载：0

[VHDL编程] mbtutorial

说明：This tutorial guides you through the process of using Xilinx Embedded Development Kit (EDK) software tools, in which this tutorial will use the Xilinx Platform Studio (XPS) tool to create a simple processor system an
<praveen> 在 2025-02-06 上传 | 大小：1.38mb | 下载：0

[VHDL编程] modeling_memory

说明：HDL source code for clocking excercise
<praveen> 在 2025-02-06 上传 | 大小：4kb | 下载：0