[VHDL编程] PCi_Bridge

说明：Opencore的IP Core，有实际合成过，可以用，大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see
<Yan Cheng Shian> 在 2025-02-06 上传 | 大小：205kb | 下载：0

[VHDL编程] FPGATIMEING

说明：TIMING LEARNING -TIMING LEARNING
<acer> 在 2025-02-06 上传 | 大小：730kb | 下载：0

[VHDL编程] LC_txmit

说明：FPGA UART transmit and so on
<赵锋> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] EP2C5sch

说明：
<zqhkd> 在 2025-02-06 上传 | 大小：88kb | 下载：0

[VHDL编程] VHDL-Handbook

说明：VHDL handbook is very nice and suitable guide to HVDL language
<stdominic> 在 2025-02-06 上传 | 大小：1.28mb | 下载：0

[VHDL编程] Verilog_Digital_Design_Synthesis

说明：Verilog HDL A guide to Digital Design and Synthesis Samir Palnitkar SunSoft Press 1996
<stdominic> 在 2025-02-06 上传 | 大小：9.96mb | 下载：0

[VHDL编程] Modelsim

说明：Modelsim简明使用手册，十分适合新手使用-Modelsim concise user manual is very suitable for novice to use
<G> 在 2025-02-06 上传 | 大小：232kb | 下载：0

[VHDL编程] Altera_FIFO

说明：Altera FIFO的多极级联，实现多个FIFO之间的数据传输。-Altera FIFO multi-polar cascading between multiple FIFO data transmission.
<Robert> 在 2025-02-06 上传 | 大小：3kb | 下载：0

[VHDL编程] Taximeter

说明：VHDL出租车计价器，包含所有代码及其仿真结果-VHDL Taximeter that contains all the code and the simulation results
<AndyLee> 在 2025-02-06 上传 | 大小：27kb | 下载：0

[VHDL编程] VHDL_A_Logic_Synthesis_Approach

说明：vhdl programming from beginner level
<mert> 在 2025-02-06 上传 | 大小：12.52mb | 下载：0

[VHDL编程] uart_0910

说明：uart串口传输的verilog RTL级源码，已通过仿真验证。文件主要包含发送、接受位处理，发送、接受字节帧处理，对学习串口通信的朋友很有帮助-uart serial transmission verilog RTL-level source code has been verified by simulation. File mainly contains the send, receive digital processing,
<*> 在 2025-02-06 上传 | 大小：7kb | 下载：0

[VHDL编程] VerilogHDL

说明：VerilogHDL,对初学者很有帮助的,可以一下的!-VerilogHDL, very helpful for beginners, you can look in!
<jiangchuandong> 在 2025-02-06 上传 | 大小：33kb | 下载：0