[VHDL编程] synthesizable_Verilog_syntax_and_semantics

说明：《可综合的Verilog语法》国外著名大学老师编写，对于理解verilog HDL文件的可综合与不可综合会有帮助。-synthesizable Verilog syntax and semantics,by teachers from university of Cambridge,It is userful for verilog HDL design.
<邓涛> 在 2025-02-06 上传 | 大小：292kb | 下载：0

[VHDL编程] jiaotongdeng_Verilog

说明：十字路*通灯控制器，是课程的结课设计报告，自己写的verilog语言，在quartus ii环境下仿真，具有参考意义。 -traffic signal controllers and It is a subject design report, written in verilog, quartus ii environment, and can be used with reference.
<邓涛> 在 2025-02-06 上传 | 大小：293kb | 下载：0

[VHDL编程] p2s

说明：并串转换模块，内含有另个.vhd文件。一个是自己写的比较简单 另一个是参考的。-And the string conversion module, which contains another one. Vhd file. One is its relatively simple to write the other is the reference.
<wukun> 在 2025-02-06 上传 | 大小：322kb | 下载：0

[VHDL编程] TechXclusives-CreatingEmbeddedMicrocontrollers.zi

说明：Xilinx picoBlaze explained
<Kraja> 在 2025-02-06 上传 | 大小：364kb | 下载：0

[VHDL编程] TechXclusives-GetSmartAboutReset

说明：Xilinx FPGA reset usage
<Kraja> 在 2025-02-06 上传 | 大小：52kb | 下载：0

[VHDL编程] TechXclusives-GetYourPrioritiesRight

说明：Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller
<Kraja> 在 2025-02-06 上传 | 大小：120kb | 下载：0

[VHDL编程] TechXclusives-ReconfiguringBlockRAMs

说明：Xilinx FPGA block RAM reconfig via JTAG
<Kraja> 在 2025-02-06 上传 | 大小：102kb | 下载：0

[VHDL编程] TechXclusives-UsingLeftoverMultipliersandBlockRAM

说明：Xilinx FPGA using leftover multipliers and block RAM
<Kraja> 在 2025-02-06 上传 | 大小：61kb | 下载：0

[VHDL编程] TechXclusives-MovingDataAcrossAsynchronousClockBo

说明：Xilinx FPGA moving data across asynchronous clock boundaries
<Kraja> 在 2025-02-06 上传 | 大小：32kb | 下载：0

[VHDL编程] FPGA1.2

说明：Xilinx的FPGA开发DEMO例程，功能相对来说比较全面，适合新手参考。-Xilinx FPGA development DEMO routines, function relatively comprehensive reference suitable for novice.
<cooleaf> 在 2025-02-06 上传 | 大小：17kb | 下载：0

[VHDL编程] leds

说明：数码管显示程序，可以显示当前的数值，可以动态显示和静态显示 可以选择显示方式-Digital tube display program can display the current value, you can dynamically display and static displays can choose to display
<李海> 在 2025-02-06 上传 | 大小：1kb | 下载：0

[VHDL编程] transmitter

说明：串口模块程序，可以实现串行发送和接收功能，比特率可以不断调整，数据的长度是可以改变的-Serial port module program, you can achieve the serial send and receive functions, and bit rate can be continuously adjusted, the data length can be changed
<李海> 在 2025-02-06 上传 | 大小：1kb | 下载：0