资源列表

« 1 2 ... .45 .46 .47 .48 .49 850.51 .52 .53 .54 .55 ... 4311 »

[VHDL编程verilog_all

说明:Verilog HDL 详细教程,很适合初学者使用。-Verilog HDL detailed tutorial, it is suitable for beginners to use.
<徐孟秋> 在 2025-03-12 上传 | 大小:2.94mb | 下载:0

[VHDL编程in_out_put

说明:双向RAM的Verilog程序,能实现双向传数据-The Verilog bidirectional RAM process, to achieve a two-way mass data
<you> 在 2025-03-12 上传 | 大小:732kb | 下载:0

[VHDL编程ac_control

说明:air conditioner controller ,with three speeds,cool/heat based on altera fpga
<abu_faisul> 在 2025-03-12 上传 | 大小:616kb | 下载:0

[VHDL编程aulto

说明:自動販賣機控制電路,具有累計輸入金額和商品控制輸出和自動找零。-Vending machine control circuit, with a total amount of input and control output of goods and give change automatically.
<TINO> 在 2025-03-12 上传 | 大小:4kb | 下载:0

[VHDL编程up_down_counter

说明:32 bit up/down counter with count enable based on altera fpga
<abu_faisul> 在 2025-03-12 上传 | 大小:453kb | 下载:0

[VHDL编程tri_ramp_gen

说明:an 8-bit triangle/ramp wave generator based on altera fpga
<abu_faisul> 在 2025-03-12 上传 | 大小:446kb | 下载:0

[VHDL编程f_divider

说明:16-bit frequency divider (32 MHz,16,8,...) based on altera fpga.
<abu_faisul> 在 2025-03-12 上传 | 大小:445kb | 下载:0

[VHDL编程freq_syn

说明:25-bit frequency synthesizer with 25-bit selection line to generate 96 acurracy signal -25-bit frequency synthesizer with 25-bit selection line to generate 96 acurracy signal
<abu_faisul> 在 2025-03-12 上传 | 大小:506kb | 下载:0

[VHDL编程verilogcource

说明:verilog的实用教程 新手必看 讲解很好-verilog practical good tutorial
<DD> 在 2025-03-12 上传 | 大小:8.25mb | 下载:0

[VHDL编程Circuit_Design_with_VHDL

说明:Circuit Design with VHDL
<Tanveer Biag> 在 2025-03-12 上传 | 大小:4.81mb | 下载:0

[VHDL编程vhdl_cookbook

说明:vhdl cook book for VHDL programing
<Tanveer Biag> 在 2025-03-12 上传 | 大小:232kb | 下载:0

[VHDL编程c822

说明:关于FPGA的一个设计,用FPGA来实现数字示波器,采样时钟为250M-On a FPGA design, FPGA to realize digital oscilloscope, the sampling clock for the 250M
<zengxianzhou> 在 2025-03-12 上传 | 大小:664kb | 下载:0
« 1 2 ... .45 .46 .47 .48 .49 850.51 .52 .53 .54 .55 ... 4311 »

源码中国 www.ymcn.org