资源列表

« 1 2 ... .25 .26 .27 .28 .29 830.31 .32 .33 .34 .35 ... 4311 »

[VHDL编程fft

说明:用VERILOG语言实现的频谱分析仪(FFT)-VERILOG language with the Spectrum Analyzer (FFT)
<叶少朋> 在 2025-02-04 上传 | 大小:4.72mb | 下载:1

[VHDL编程pll

说明:用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
<叶少朋> 在 2025-02-04 上传 | 大小:375kb | 下载:0

[VHDL编程tlc5620dac

说明:用VERILOG语言写的控制DAC TLC5620的程序-VERILOG language used to control the DAC TLC5620 procedures
<叶少朋> 在 2025-02-04 上传 | 大小:273kb | 下载:0

[VHDL编程wavegenerator

说明:开发环境为QuartusII,能产生正弦波、三角波、方波和锯齿波,幅度为5V,采样为8位,在开发板已经验证通过,有详细的波形图和管脚分配图。-Development environment for QuartusII, can generate sine wave, triangle wave, square wave and sawtooth wave, ranging from 5V, sampling for 8, in the
<李海明> 在 2025-02-04 上传 | 大小:487kb | 下载:0

[VHDL编程chipscope

说明:FPGA调试工具chipscope 让调试变的更快更方便,减少FPGA的开发周期-FPGA debugging tools to enable debugging chipscope change faster and more convenient, reduce development cycle of the FPGA
<kevin> 在 2025-02-04 上传 | 大小:925kb | 下载:0

[VHDL编程counter

说明:初学者学习modelsim的好例子,基于Verilog的计数器,带测试源码,在quartus2运行。-Modelsim beginners to learn a good example of Verilog based on the counter, with the test source code, running in quartus2.
<> 在 2025-02-04 上传 | 大小:3.73mb | 下载:0

[VHDL编程part01

说明:周立功嵌入式系统实验教程中配带光盘资料,共分五部分-Ligong week experimental course in embedded systems equipped with CD-ROM, is divided into five parts
<> 在 2025-02-04 上传 | 大小:12.7mb | 下载:0

[VHDL编程xor

说明:异或门的FPGA实现的verilog代码-xor FPGA realization of the verilog code
<胡兵> 在 2025-02-04 上传 | 大小:3kb | 下载:0

[VHDL编程Crack_DSP_Builder_90

说明:Altera DSP BUILDER 9.0 SP2 破解-crack for dsp builder 9.0 SP2
<胡文静> 在 2025-02-04 上传 | 大小:5kb | 下载:1

[VHDL编程VGA_Test

说明:基于FPGA的VGA驱动代码VHDL 在显示屏显示一个汉字-FPGA-based VHDL code of the VGA driver that a character in the display
<sky> 在 2025-02-04 上传 | 大小:752kb | 下载:0

[VHDL编程TLC5510

说明:基于FPGA的TLC5510控制器的设计VHDL源码-FPGA-based controller design TLC5510 the VHDL source code
<sky> 在 2025-02-04 上传 | 大小:1.09mb | 下载:0

[VHDL编程lcd_driver

说明:用FPGA控制12864液晶输出时钟信息 很好 可以根据自己的需要更改 -12864 LCD control with FPGA clock output information can be very good according to their need to change the
<刘军鹏> 在 2025-02-04 上传 | 大小:397kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 830.31 .32 .33 .34 .35 ... 4311 »

源码中国 www.ymcn.org