[VHDL编程] UniversalRegister

说明：这种设计是一个普遍的登记册可作为一个简单的存储登记，双向移位寄存器，计数器的行动和反跌。登记册可以载入了一套并行数据输入和模式是由3位输入。-This design is a universal register which can be used as a straightforward storage register, a bi-directional shift register, an up counter and a dow
<徐礼静> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] adc16

说明：此例程是针对FPGA的16位模拟数字转换器的程序，相信这对需要进行模数转换的朋友辉用到的-This routine is for the FPGA of 16-bit analog-to-digital converter program, I believe this is the need for analog-to-digital converters used in a friend-hui
<徐礼静> 在 2025-03-11 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL_DS18B20

说明：DS18B20的VHDL语言控制方式。D S18B20的VHDL语言控制方式。-DS18B20 control of the VHDL language. DS18B20 control of the VHDL language. DS18B20 control of the VHDL language.
<zhangxinjie> 在 2025-03-11 上传 | 大小：3kb | 下载：0

[VHDL编程] Prashanth_Chandran_thesis

说明：thesis based on symbol timing recovery based on fpga
<Indranil> 在 2025-03-11 上传 | 大小：284kb | 下载：0

[VHDL编程] modelsim

说明：教程学习MODELSIM,江西介绍了怎么运用改仿真软件进行各种仿真和优化设计-A detailed information of MODELSIM
<熊淑芬> 在 2025-03-11 上传 | 大小：1.05mb | 下载：0

[VHDL编程] dianfengshan

说明：能实现智能风扇控制,包括模式选择.摇头.定时等功能.-To achieve the smart fan control, including the mode selection. Shook his head. Timing functions.
<龙龙> 在 2025-03-11 上传 | 大小：1.11mb | 下载：0

[VHDL编程] taxi

说明：用vhdl语言编写,能实现功能强大的出租车计价功能.-Vhdl language used, to achieve Taximeter powerful features.
<龙龙> 在 2025-03-11 上传 | 大小：5.57mb | 下载：0

[VHDL编程] boxingcunchuqi

说明：功能强大的波形存储器,对输入的波形进行存储.-Powerful waveform memory, the waveform of the input store.
<龙龙> 在 2025-03-11 上传 | 大小：627kb | 下载：0

[VHDL编程] Reuse-Methodology-Manual-Third-Edition

说明：进行SOC/IP 设计以及可重用设计的宝典书籍！是synopsys的一位牛牛写的！ 主要以mentor和synopssy的设计工具为流程，讲述了SOC/IP可重用设计，验证设计的基本方法。 -For SOC/IP design and reusable design book books! A synopsys Niuniu is written! To mentor and synopssy the main design to
<yuhl> 在 2025-03-11 上传 | 大小：4.35mb | 下载：1

[VHDL编程] quartus-work

说明：基于FPGA的VERILOG的分频器的设计，10分频设计的源代码和设计思路-Based od FPGA
<熊淑芬> 在 2025-03-11 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdl1602

说明：vhdl和ixiande1602初始化该代码精简！通俗易懂！是初学者的天堂！-vhdl 1602
<刘沁峰> 在 2025-03-11 上传 | 大小：3kb | 下载：0

[VHDL编程] lab1

说明：system generator/simulink 应用开发实例，User Starting
<troy> 在 2025-03-11 上传 | 大小：151kb | 下载：0