资源列表

« 1 2 ... .93 .94 .95 .96 .97 798.99 .00 .01 .02 .03 ... 4311 »

[VHDL编程modelsim

说明:学习modelsim脚本仿真的绝佳范例,很强大啊-Modelsim simulation study and an excellent example of a scr ipt
<chang> 在 2025-02-03 上传 | 大小:132kb | 下载:0

[VHDL编程stopwatch

说明:The program is written in verilog to accomplish functions of a stopwatch. It can be implemented in Xilinx FPGA spartan 3 board.
<flyingwings> 在 2025-02-03 上传 | 大小:2kb | 下载:0

[VHDL编程Com_transmitter

说明:*本程序发送一串数据,68 07 17 E9 16 本程序调试成功。可以将程序中的Data 改为输入变量,从而实现 接受一个8位数据,并将其按照68 07 17 E9 16的形式发送出去-* The procedure to send a string of data, 68 07 17 E9 16 debugging success of this procedure. Procedures can be changed in t
<张金斗> 在 2025-02-03 上传 | 大小:203kb | 下载:0

[VHDL编程PWMGenerator1

说明:介绍:仅仅实现8bitPWM功能,没有别的功能,通过设置data数据可以设定占空比 频率是clk/255 HZ-Introduction: 8bitPWM only the realization of functions, no other function, data can be data by setting the duty cycle frequency is set clk/255 HZ
<张金斗> 在 2025-02-03 上传 | 大小:181kb | 下载:0

[VHDL编程fpga

说明:非常 好的资料,大家积极下载!大家一定一定要好好学习-Very good material, actively download!
<buaabuaa> 在 2025-02-03 上传 | 大小:944kb | 下载:0

[VHDL编程RAM

说明:曾经做过一电子竞赛课题部分,硬件描述语言VHDL做数据存储器512位存储深度,-Competition has been a subject of electronic parts, hardware descr iption language VHDL do data memory storage depth of 512,
<zengyong> 在 2025-02-03 上传 | 大小:347kb | 下载:0

[VHDL编程dds2

说明:同样逻辑分析仪中部分硬件描述语言VHDL做的DDS模块,-The same part of the logic analyzer in VHDL hardware descr iption language modules do DDS,
<zengyong> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程TRIGER

说明:触发方式,多种触发方式包括序列触发,和电平触发等多种触发,可以做到16路输入-Trigger mode, trigger a variety of ways including the sequence of the trigger, and trigger-level trigger, etc., can do the importation of 16
<zengyong> 在 2025-02-03 上传 | 大小:165kb | 下载:0

[VHDL编程EDA_VHDL_1C3

说明:EDA初学者程序,其中包括多个VHDL源程序,可供初学者阅读提高,非常有用!-EDA beginners program, including a number of VHDL source code for beginners to improve reading, very useful!
<zengyong> 在 2025-02-03 上传 | 大小:27.58mb | 下载:0

[VHDL编程DDS

说明:用DE2开发板做的DDS程序,频率分辨率可以达到1Hz!-DE2 development board to do with the DDS process, the frequency resolution can be achieved 1Hz!
<liukai> 在 2025-02-03 上传 | 大小:1.01mb | 下载:0

[VHDL编程FreCore8051

说明:基于ACTEL FPGA的测频模块,测频精度非常高!-ACTEL FPGA-based module of the frequency measurement, frequency measurement accuracy is very high!
<liukai> 在 2025-02-03 上传 | 大小:10.66mb | 下载:0

[VHDL编程codeoffrequencydemultiplication

说明:分频程序,用vhdl语言编写的,适用于fpga初学者。-frequency demultiplication
<QQ> 在 2025-02-03 上传 | 大小:3kb | 下载:0
« 1 2 ... .93 .94 .95 .96 .97 798.99 .00 .01 .02 .03 ... 4311 »

源码中国 www.ymcn.org