资源列表

« 1 2 ... .81 .82 .83 .84 .85 786.87 .88 .89 .90 .91 ... 4311 »

[VHDL编程IDTContrl

说明:该Verilog程序提供了一种控制IDT系列Ram的读写操作程序,每次读写750个16位的数。-The Verilog program control IDT provides a series of read and write operating procedures Ram, 750 each to read and write the number 16.
<刘进> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程HA

说明:half adder vhdl code
<mohsen> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程FA_4

说明:Full adder 4 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程FA_8

说明:Full adder 8 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程FA_16

说明:Full adder 16 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程FA_32

说明:Full adder 32 vhdl code
<mohsen> 在 2025-02-03 上传 | 大小:1kb | 下载:0

[VHDL编程4_selecteurs

说明:code source d un decodeur vhdl 3_8-code source d un decodeur vhdl 3_8
<marouen> 在 2025-02-03 上传 | 大小:4kb | 下载:0

[VHDL编程FPGA_examples

说明:里面共有21个具体实例,附有详细的说明,新手开发的好资料-Which a total of 21 concrete examples, with detailed descr iption of the development of good new information
<窦亮亮> 在 2025-02-03 上传 | 大小:8.14mb | 下载:0

[VHDL编程dianzizhong

说明:(1) 设置复位功能    (2) 设置启/停功能    (3) 计时精度大于0.01s    (4) 最长计时时间为24h (5)闹钟 (6)设定时间 (7)正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the
<孙国栋> 在 2025-02-03 上传 | 大小:1mb | 下载:0

[VHDL编程VHDlzhilingdaquan

说明:vhdl 指令和库文件 大全 vhdl 指令和库文件 大全 vhdl 指令和库文件 大全 -vhdl command and library file vhdl Guinness Book instructions and library files and library files vhdl directive vhdl Guinness Book instructions and library files and l
<孙国栋> 在 2025-02-03 上传 | 大小:70kb | 下载:0

[VHDL编程boxin

说明:基于DDS的正弦波形发生器频率在DAC芯片速度的的情况下可以实现大范围的连续可调-FPGA
<李可> 在 2025-02-03 上传 | 大小:607kb | 下载:0

[VHDL编程BIN_BCD

说明:用硬件描述语音实现二进制数据转换成BCD数据-Using hardware descr iption voice to achieve the binary data into BCD data
<sleeeeeeep> 在 2025-02-03 上传 | 大小:606kb | 下载:0
« 1 2 ... .81 .82 .83 .84 .85 786.87 .88 .89 .90 .91 ... 4311 »

源码中国 www.ymcn.org