[VHDL编程] SN7474

说明：74LS74芯片行为级代码，实现了双D触发器与逻辑延迟，可利用modelsim仿真(74LS74 chip behavior level code)
<superEason> 在 2024-12-24 上传 | 大小：562kb | 下载：0

[VHDL编程] FP_adder

说明：32 bit floating point adder with testbench
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_divider

说明：floating point divider for 32 bit with test bench
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] FP_multiplier

说明：Multiplier for 32 bit with test bench using verilog HDL
<liki20> 在 2024-12-24 上传 | 大小：11kb | 下载：0

[VHDL编程] PWN

说明：Pulse Width modulation using Verilog HDL
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] ADC_SA_8bit

说明：the successive approximation part of the circuit. trial_root is loaded with value 8'b1000_0000 on the rising egde that makes count = 3'b000.
<liki20> 在 2024-12-24 上传 | 大小：7kb | 下载：0

[VHDL编程] 4bit_mealy

说明：Mealy machine is a state machine whose output is determined by the current state and the current inputs.
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] 4bit_moore

说明：Moore machine is state machine whose output is a function of only the current state.
<liki20> 在 2024-12-24 上传 | 大小：6kb | 下载：0

[VHDL编程] HDL_equation

说明：Verilog Program to implement the function f=x+yz and Testbench for all the possible inputs using For Loop
<liki20> 在 2024-12-24 上传 | 大小：5kb | 下载：0

[VHDL编程] 16_COMLEX ADDER

说明：Complex Numbers are denoted in the form a+ib where a is the real part and b is the imaginary part
<liki20> 在 2024-12-24 上传 | 大小：5kb | 下载：0

[VHDL编程] 4位全加器 计数器等程序

说明：EDA仿真工具使用的，进行EDA开发的多个程序； 包括：4位全加器，12分频，128分频，篮球计数秒表（部分），计数器； 可以搭配EDA仿真软件使用，也可以搭配开发板使用；(EDA simulation tools used for EDA development of multiple programs; Including: 4 bit full adder, 12 frequency division, 128 freq
<李云龙777> 在 2024-12-24 上传 | 大小：1kb | 下载：0

[VHDL编程] FPGA_flash设计

说明：我们的设计是用一个FSM控制器来控制发送什么命令，flash模块判断FSM发送过来的state信号来选择应该执行什么操作，当命令写入或者读出后，会发送一个flag_done命令，这个命令让我们判断上个指令是否完成，如果完成后FAM将发送下一个命令.(Our design uses a FSM controller to control what commands are sent. The flash module judges the
<硅渣渣> 在 2024-12-24 上传 | 大小：244kb | 下载：0