资源列表

« 1 2 ... .43 .44 .45 .46 .47 4248.49 .50 .51 .52 .53 ... 4311 »

[VHDL编程17416335PLLfpgapaper

说明:PLL CONFIGURATION USING FPGA IN VERILOG LANGUAGE
<nassrou> 在 2024-12-25 上传 | 大小:280kb | 下载:0

[VHDL编程31767694FPGA-PLL

说明:PLL CONFIGURATION USING FPGA
<nassrou> 在 2024-12-25 上传 | 大小:324kb | 下载:0

[VHDL编程37148515LC

说明:PLL CONFIGUARTION USING FPGA
<nassrou> 在 2024-12-25 上传 | 大小:286kb | 下载:0

[VHDL编程aes-master

说明:aes master by vhdl code and decode
<Nguyen Nam> 在 2024-12-25 上传 | 大小:67kb | 下载:0

[VHDL编程aes128-hdl-master

说明:Verilog AES hdl key 128 bit code and decode
<Nguyen Nam> 在 2024-12-25 上传 | 大小:836kb | 下载:0

[VHDL编程aes-project-master

说明:aes project vhdl FPGA
<Nguyen Nam> 在 2024-12-25 上传 | 大小:1.05mb | 下载:0

[VHDL编程counter

说明:基于FPGA平台的,计数器的简单实现过程(Code based on FPGA, a realization of VHDL/counter)
<yida008> 在 2024-12-25 上传 | 大小:24kb | 下载:0

[VHDL编程Vivado_2037

说明:vivado 2015.4 lisence
<ji100> 在 2024-12-25 上传 | 大小:2kb | 下载:0

[VHDL编程seg_1

说明:计时模块,数码管显示,格式:时,分,秒。用于初学者参考学习(Time module, digital tube display, format: time, minute, second)
<1Q84> 在 2024-12-25 上传 | 大小:5.6mb | 下载:0

[VHDL编程oc8051

说明:oc8051源码 verilog形式 已在FPGA验证(Source code of oc8051)
<Abulei> 在 2024-12-25 上传 | 大小:651kb | 下载:0

[VHDL编程DDS30k

说明:在quartus开发平台基于直接数字频率合成技术利用Verilog语言实现正弦信号和三角波信号发生(Verilog was used to generate sine and triangle wave signals based on direct digital frequency synthesis in quartus development platform.)
<gmj3841168> 在 2024-12-25 上传 | 大小:5.93mb | 下载:0

[VHDL编程try4

说明:利用mif文件生成ROM/RAM,并附带例化程序和测试文件(Using MIF files to generate ROM/RAM with example programs and test files)
<imdouniwan> 在 2024-12-25 上传 | 大小:3.11mb | 下载:0
« 1 2 ... .43 .44 .45 .46 .47 4248.49 .50 .51 .52 .53 ... 4311 »

源码中国 www.ymcn.org