资源列表
[VHDL编程] Fre_Multi_Ctrl_1114
说明:实现camerallink任意位的串并转换(Implementation of camerallink arbitrary bit series conversions)<非要起名字> 在 2024-11-08 上传 | 大小:4.43mb | 下载:0
[VHDL编程] RTPPayloadFormatforReedSolomon
说明:ReedSolomon FEC used in RTP<HHHHLELE> 在 2024-11-08 上传 | 大小:292kb | 下载:0
[VHDL编程] uart
说明:用verilog实现UART串口收发。状态机形式实现,波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)<zhaodameng> 在 2024-11-08 上传 | 大小:3.11mb | 下载:0
[VHDL编程] Transmit_subsystem-master
说明:千兆以太网的相关资料,包括相关的一些测试文件(Gigabit Ethernet related information)<黑加仑kiskis> 在 2024-11-08 上传 | 大小:2.57mb | 下载:0
[VHDL编程] 08_ethernet_1g
说明:Artix7 XC7A100T芯片控制千兆PHY的二层通信,源代码(Artix7 XC7A100T chip control Gigabit PHY two layer communication, source code)<kang24> 在 2024-11-08 上传 | 大小:15.51mb | 下载:0
[VHDL编程] 09_ethernet_100
说明:Artix7 XC7A100T芯片控制百兆PHY的二层通信,源代码(Two layer communication Artix7 XC7A100T chip control PHY megabytes, source code)<kang24> 在 2024-11-08 上传 | 大小:15.42mb | 下载:0
[VHDL编程] Adept SDKv1-3
说明:开发板资料,适用于赛灵思的板子,欢迎大家下载(Examine your code to determine if this port should be declared as an INOUT, or if the assignment to this port should not have been made. If this signal connects to submodules, consider the type and<超93> 在 2024-11-08 上传 | 大小:158kb | 下载:0
[VHDL编程] spi_master
说明:用Verilog写的SPI代码,可读可写,刚仿真完,还没上板,尴尬,主要是官方限制不上传就不能下载~~~~~~~~~~~~~~ 下面的英文是百度翻译过来的,鬼畜的我都不知道啥意思~~~~(The SPI code written in Verilog is readable and writable. After the simulation is finished, it is not yet on board. Awkwardly<你到底是谁> 在 2024-11-08 上传 | 大小:1kb | 下载:0
[VHDL编程] VHDL简易电子琴设计(1).doc
说明:这是一个简单的基于vhdl的电子琴,有自动播放和使用按键来制作不同的音色。(The design of a simple electronic organ based on VHDL, with the automatic playing and the use of keystrokes to make different tones)<找你呢> 在 2024-11-08 上传 | 大小:122kb | 下载:0