[VHDL编程] SPI_FireWall

说明：verilog spi file with testbench
<xgh> 在 2024-11-20 上传 | 大小：2.8mb | 下载：0

[VHDL编程] VCchuankou

说明：verilog ADPLL file with testbench
<xgh> 在 2024-11-20 上传 | 大小：202kb | 下载：1

[VHDL编程] top_2

说明：基于CPLD的签到器的设计，用三维数组队人名进行储存-Based on the attendance CPLD design, a few team names with three-dimensional storage
<lijin> 在 2024-11-20 上传 | 大小：5.26mb | 下载：0

[VHDL编程] `5_TrafficLight

说明：两路十字路口的交通灯控制的VHDL源码，毕业设计，-Two-way traffic lights at the crossroads of the VHDL source code control, graduation design,
<wang> 在 2024-11-20 上传 | 大小：75kb | 下载：0

[VHDL编程] SPIBusVerilog

说明：SPI串行总线接口的Verilog实现，详细讲解实现过程。-SPI serial bus interface Verilog realization elaborate on the realization of the process.
<zhlm88> 在 2024-11-20 上传 | 大小：389kb | 下载：0

[VHDL编程] LDPC_Behavioral_VHDL

说明：用VHDL语言编写的LDPC码硬件实现语言，相对于verilog的，比较简单-Using VHDL language LDPC code hardware implementation language, compared to Verilog, and relatively simple
<王明> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] checkNodee_Behavioral_VHDL

说明：LDPC码校验节点（checknode）进行奇偶校验方程时的vhdl编程，硬件语言实现-LDPC check nodes (checknode) carried out at the time of parity equation VHDL programming, hardware language
<王明> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] bitNode_Behaviora_VHDL

说明：LDPC码的消息节点（Bitnode）消息更新过程的VHDL语言实现-LDPC code of the message node (Bitnode) news update process of the VHDL language
<王明> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] adder

说明：cpld/fpga常用加法器设计的verilog程序-cpld/fpga common adder Verilog design procedures
<陈臣> 在 2024-11-20 上传 | 大小：2kb | 下载：0

[VHDL编程] RSdecoder

说明：cpld/fpga RS(204,188)译码器的verilog程序-cpld/fpga RS (204,188) decoder of the Verilog program
<陈臣> 在 2024-11-20 上传 | 大小：13kb | 下载：0

[VHDL编程] CIC

说明：cpld/fpga积分梳状滤波器(CIC)设计-cpld/fpga Integral comb filter (CIC) design
<陈臣> 在 2024-11-20 上传 | 大小：1kb | 下载：0

[VHDL编程] HCIUART

说明：蓝牙HCI—UART与并口的FPGA控制接口设计-Bluetooth HCI-UART and parallel port control interface of the FPGA design
<陈臣> 在 2024-11-20 上传 | 大小：100kb | 下载：0