[VHDL编程] verilog.tar

说明：please check the english descr iption.(an counter example written by verilog.)
<xiaodong han > 在 2024-11-11 上传 | 大小：26kb | 下载：0

[VHDL编程] ddr2_module

说明：设计的DDR2的verilog代码.改代码实现读取DDR2的数据。(the code for DDR2.It is used for reading the data of DDR2)
<fuyhfut > 在 2024-11-11 上传 | 大小：3kb | 下载：0

[VHDL编程] asyn_fifo_204b_28

说明：通用性异步fifo,性能非常好，推荐给大家(unverisal asyn fifo)
<ethanzhuochan > 在 2024-11-11 上传 | 大小：2kb | 下载：0

[VHDL编程] Vivado Reference Design R1

说明：vivado FPGA verilog VHDL
<didin > 在 2024-11-11 上传 | 大小：2.22mb | 下载：0

[VHDL编程] eiush

说明：Based on multi-document image obtained combining technique, Consider shadow rain attenuation and multipath effects Rapid expansion of random spanning tree algorithm.
<lunnanghiupei > 在 2024-11-11 上传 | 大小：4kb | 下载：0

[VHDL编程] jt136

说明：Filtering summation way broadband beamforming, Power System Transient Stability Program, can be transient stability, Monte Carlo simulation method of calculating the American option price and basic descr iption.
<pengensui > 在 2024-11-11 上传 | 大小：9kb | 下载：0

[VHDL编程] OTU_SOHMUX

说明：cctv otu soh mux source
<seckim1 > 在 2024-11-11 上传 | 大小：2kb | 下载：0

[VHDL编程] OTU_RXBLK

说明：cctv otu rx block source
<seckim1 > 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] kdw_tsohcnt

说明：cctv otu top source source block
<seckim1 > 在 2024-11-11 上传 | 大小：1kb | 下载：0

[VHDL编程] isjtc

说明：Use serial programming examples matlab GUI implementation, Independent component analysis for image processing, Realize image watermarking, de-noising, plus noise and other functions.
<fyqdwg > 在 2024-11-11 上传 | 大小：4kb | 下载：0

[VHDL编程] ass

说明：FPGA sine wave, 让DE1学生版输出模拟信号。(analog ouput by DE1 developing board)
<leejohannes > 在 2024-11-11 上传 | 大小：1.54mb | 下载：0

[VHDL编程] divide

说明：使用Verilog硬件描述语言编写的分频功能，语言代码简短明了(Frequency division function)
<Sunshine7337 > 在 2024-11-11 上传 | 大小：172kb | 下载：0