资源列表
[VHDL编程] Synchronous-FIFO-
说明:一个用verilog实现的同步fifo设计,压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals<csy> 在 2024-11-19 上传 | 大小:118kb | 下载:0
[VHDL编程] stopwatch-design-and-verification
说明:一个具有秒表功能的模块,具有计时、清零、暂停等功能,精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s<csy> 在 2024-11-19 上传 | 大小:7kb | 下载:0
[VHDL编程] sales
说明:自动售货机,与现实生活中的售货机功能类似,可以自动进行找零-Vending machines, vending machines and similar real life, there is a function to automatically calculate the price of goods<white snow> 在 2024-11-19 上传 | 大小:9kb | 下载:0
[VHDL编程] TRANSMITTER
说明:此程序为基于OFDM的802.11a的发送端的VERILOG程序,包含所有模块。-This program is VERILOG program sender 802.11a OFDM-based, including all modules.<杨庆> 在 2024-11-19 上传 | 大小:2.17mb | 下载:0
[VHDL编程] Perfect-Timing-II-Book
说明:该文档为英文的完美时序一书,写的很好,对FPGA时序设计很有帮助。-This document is the perfect timing of the English book, well written, useful for FPGA design timing.<杨庆> 在 2024-11-19 上传 | 大小:2.8mb | 下载:0
[VHDL编程] SERIALADDER
说明:SERIAL ADDER 8-BIT-SERIAL ADDER 8-BIT<santosh> 在 2024-11-19 上传 | 大小:6kb | 下载:0