[VHDL编程] EP19_LCD_light_GAME

说明：CycloneII I EP3C10E144 FPGA 液晶屏 驱动例程-CycloneII I EP3C10E144 FPGA LCD driver routines
<dwh> 在 2024-11-20 上传 | 大小：57kb | 下载：0

[VHDL编程] EP17_PS2_64X128LCD

说明：CycloneII I EP3C10E144 FPGA 320*64液晶 驱动例程-CycloneII I EP3C10E144 FPGA 64*128LCD driver routines
<dwh> 在 2024-11-20 上传 | 大小：97kb | 下载：0

[VHDL编程] EP10_ADC0809_VHDL

说明：CycloneII I EP3C10E144 FPGA ADC0809 驱动例程-CycloneII I EP3C10E144 FPGA ADC0809 driver routines
<dwh> 在 2024-11-20 上传 | 大小：39kb | 下载：0

[VHDL编程] EP8_PS2Mouse_VGA_GAME

说明：CycloneII I EP3C10E144 FPGA 鼠标VGA显示器的驱动例程-CycloneII I EP3C10E144 FPGA Mouse VGA display driver routines
<dwh> 在 2024-11-20 上传 | 大小：26kb | 下载：0

[VHDL编程] dpllwc

说明：基于VHDL语言编写的锁相环程序，能够实现比较精确的锁相功能。-PLL-based VHDL language program, to achieve more precise lock function.
<kangyi> 在 2024-11-20 上传 | 大小：163kb | 下载：0

[VHDL编程] Verilog_add_div_multi_exp

说明：使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数，迭代次数（可设置）决定了精度。-Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the float
<周和> 在 2024-11-20 上传 | 大小：5kb | 下载：0

[VHDL编程] FSKaPSK

说明：FSK&PSK编码，可以通过testbench仿真-FSK & PSK coding, you can testbench simulation
<Sichengkiu> 在 2024-11-20 上传 | 大小：4kb | 下载：0

[VHDL编程] project9

说明：七人表决器，利用全加器设计。当有四人或四人以上表决同意，实验箱上的指示灯亮-Seven people voting, the use of full adder design. When there are four or more than four agreed to vote on the bright lights test box
<吴柏倩> 在 2024-11-20 上传 | 大小：127kb | 下载：0

[VHDL编程] project16

说明：九九乘法器，对ROM的编写，最终实现在试验箱的数码管上分别显示乘数，被乘数，积-Jiujiushengfa device for the preparation of ROM, and ultimately show the multiplier, multiplicand, respectively, in the chamber of the digital control, product
<吴柏倩> 在 2024-11-20 上传 | 大小：24kb | 下载：0

[VHDL编程] lcd_test1

说明：基于xilinx ISE的microblaze模块完成的流水灯程序，芯片为virtex-5-Program of water-led which is based on xilinx ISE microblaze.The cell is virtex-5.
<董俊翔> 在 2024-11-20 上传 | 大小：403kb | 下载：0

[VHDL编程] 65.division-algorithm

说明：verilog program for division algotrithm
<sreekanth> 在 2024-11-20 上传 | 大小：495kb | 下载：0

[VHDL编程] bcdflag

说明：verilog code bcd adder using flag register
<sreekanth> 在 2024-11-20 上传 | 大小：786kb | 下载：0