[VHDL编程] digi_cpld_lcd

说明：Digital clock implementation using VHDL-Digital clock implementation using VHDL
<Navnath> 在 2024-11-21 上传 | 大小：2kb | 下载：0

[VHDL编程] LCD_BY_CPLD

说明：LCD Interfacing Code using CPLD
<Navnath> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] lift_contr_ssd

说明：Lift controller using seven segment display
<Navnath> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] SSD_MULTIPLEXING

说明：four seven segment displays are in multiplexing implemented on xilinx FPGA XC3S50
<Navnath> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] step_mot_wave_drive

说明：Stepper motor wave drive logic using vhdl implemented on fpga board
<Navnath> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] tlc_work_9

说明：Traffic light controller a four way logic implemented using cpld
<Navnath> 在 2024-11-21 上传 | 大小：1kb | 下载：1

[VHDL编程] EQctrl_20b_edge

说明：verilog edge type DFE
<mppiero> 在 2024-11-21 上传 | 大小：3kb | 下载：0

[VHDL编程] i2cSlave

说明：i2c communication slave module
<mppiero> 在 2024-11-21 上传 | 大小：1kb | 下载：0

[VHDL编程] serialInterface

说明：verilog i2c serial interface module
<mppiero> 在 2024-11-21 上传 | 大小：2kb | 下载：0

[VHDL编程] uart_fifo

说明：FPGA模拟UART,实现对自发自收. -simulating interface of uart on the fpga
<李小娇> 在 2024-11-21 上传 | 大小：178kb | 下载：0

[VHDL编程] DC_motor

说明：为一个直流电机驱动控制程序，包括两个子模块和一个顶层模块，均为verilog源码。-A dc motor drive control code, including two modules and a top-level module, they are all the verilog code.
<zhaolin> 在 2024-11-21 上传 | 大小：2kb | 下载：0

[VHDL编程] verilogiic1121

说明：用verilog状态机写的IIC通信模块，包括两个子模块和一个顶层模块，均为verilog源码-Written in verilog state machine IIC communication module, including two modules and a top-level module, they are all the verilog code.
<zhaolin> 在 2024-11-21 上传 | 大小：4kb | 下载：0