[VHDL编程] ddc_sim

说明：Digital downconvertor simulator
<majid> 在 2025-05-01 上传 | 大小：15kb | 下载：0

[VHDL编程] verilog43examples

说明：verilog 的43个实际用例，适合一般的学习和开发者学习和练习。对理解verilog硬件描述语言，有很大的帮助。-Verilog 43 of the actual use cases for the general learning and developers to learn and practice. Understanding of Verilog hardware descr iption language, there
<hulin> 在 2025-05-01 上传 | 大小：177kb | 下载：0

[VHDL编程] PCIinterfacesourceandtestbenchbasedonFPGA

说明：基于FPGA的PCI接口源代码及Testbenc-FPGA-based PCI interface source code and Testbenc
<hulin> 在 2025-05-01 上传 | 大小：457kb | 下载：0

[VHDL编程] RiscCPU8

说明：可综合的VerilogHDL设计实例: ---简化的RISC 8位CPU设计简介--- -VerilogHDL be integrated design example:--- simplified RISC 8 bit CPU design Introduction---
<hulin> 在 2025-05-01 上传 | 大小：214kb | 下载：0

[VHDL编程] Pinball

说明：
<antiquity> 在 2025-05-01 上传 | 大小：1.66mb | 下载：0

[VHDL编程] dds_using_FPGA

说明：verilog编写基于fpga的DDS实现-Verilog prepared based on the FPGA to achieve the DDS
<宇天> 在 2025-05-01 上传 | 大小：438kb | 下载：0

[VHDL编程] fir_using_FPGA

说明：基于verilog的fir滤波，并带matlab仿真-Verilog-based filtering of fir and bring matlab simulation
<宇天> 在 2025-05-01 上传 | 大小：24kb | 下载：0

[VHDL编程] sram_control

说明：verilog编写fpga与片外SRAM通信模块-Verilog FPGA with the preparation of SRAM chip communication module
<宇天> 在 2025-05-01 上传 | 大小：409kb | 下载：0

[VHDL编程] PD_using_FPGA

说明：verilog编写基于fpga的鉴相器模块-Verilog preparation phase of the FPGA-based module
<宇天> 在 2025-05-01 上传 | 大小：436kb | 下载：0

[VHDL编程] oscilloscope_using_FPGA

说明：verilog编写基于FPGA的示波器核心实现-Verilog FPGA-based oscilloscope to prepare the core of the achievement of
<宇天> 在 2025-05-01 上传 | 大小：992kb | 下载：0

[VHDL编程] jian2

说明：1、 掌握VHDL的结构以及实例的编程； 2、 学会使用QuartusⅡ平台的开化； 3、 设计一个2位BCD码加法器。-1, to master the structure and example VHDL programming 2, learn how to use Quartus Ⅱ Kaihua platform 3, the design of a two BCD code adder.
<jian> 在 2025-05-01 上传 | 大小：500kb | 下载：0

[VHDL编程] ARelativelySimpleRISCCPU

说明：A Relatively Simple RISC CPU 设计源码并附详细的说明文档。可以ModelSim进行仿真，并可以用synplify进行综合。-A Relatively Simple RISC CPU design source with detailed documentation. ModelSim simulation can be carried out, and they can Synplify synthesis.
<hulin> 在 2025-05-01 上传 | 大小：219kb | 下载：0