资源列表
[VHDL编程] alarm
说明:vhdl alarm design code-vhdl alarm design code<murali krishna> 在 2025-03-04 上传 | 大小:2kb | 下载:0
[VHDL编程] syncram
说明:verilog rtl and testbench code for single port sync ram<murali krishna> 在 2025-03-04 上传 | 大小:1kb | 下载:0
[VHDL编程] number_mod
说明:以verilog设计最大为99数字在2个数码管资源上的显示,采取的方法是同步动态扫描。-Verilog design to a maximum of 99 digits displayed on two digital resources, the approach is synchronous dynamic scanning.<xutao> 在 2025-03-04 上传 | 大小:5.63mb | 下载:0
[VHDL编程] buzzer_sos_2
说明:用verilog产生“SOS信号”,就是有次序的控制输出莫斯密码的“点”,“画”和“间隔”。一个比较好玩的源码。-Produce " SOS signal" with verilog, is to have control of the output sequence Moss password " point" , " painting" and " interval.&qu<xutao> 在 2025-03-04 上传 | 大小:3.32mb | 下载:0
[VHDL编程] run_flash_led
说明:用verilog建立一个并行操作的流水灯模块。扫描频配置定为100 Hz,而每一个功能模块在特定的时间内,将输出拉高。-The establishment of a parallel operation of light water module verilog. Scanning frequency configured as 100 Hz, and each functional module within the specifie<xutao> 在 2025-03-04 上传 | 大小:3.07mb | 下载:0
[VHDL编程] ALU
说明:How to implement a simple 4-bit ALU using VHDL. ALU can perform addition, subtraction, multiplication, logic AND, logic OR and logic NOT of two 4-bit numbers.<geokarajohn> 在 2025-03-04 上传 | 大小:1.53mb | 下载:0
[VHDL编程] vhdl--based-ontesebench
说明:modelsim环境基于vhdl语言tesebench书写-vhdl modelsim environment based on written language tesebench<施勇> 在 2025-03-04 上传 | 大小:4kb | 下载:0
[VHDL编程] vhdl-Tutorial
说明:FPGA入门教程 1数字电路设计入门 2FPGA简介 3FPGA开发流程 4RTL设计 5quartus ii设计-Tutorial 1 FPGA digital circuit design entry 2FPGA About 3FPGA development process 4RTL design 5quartus ii design<施勇> 在 2025-03-04 上传 | 大小:571kb | 下载:0