[VHDL编程] sysemdesign

说明：利用FPGA对信道传输后的信号进行采样并提取同步锁相的一种实现-The signal channel is sampled and a synchronous phase-locked extraction using FPGA
<zhao chuan> 在 2025-01-25 上传 | 大小：863kb | 下载：0

[VHDL编程] sdram_top

说明：适合初学者的sdram控制器，包含初始化、控制功能、命令写入基本模块，有详细注释。-Sdram controller suitable for beginners, including initialization, control, command writes the basic module, with detailed notes.
<Xin> 在 2025-01-25 上传 | 大小：5kb | 下载：0

[VHDL编程] uart_fifo

说明：带fifo的串口通信verilog设计，该设计为学习uart所用，完成PC端发送至fpga后fpga原数据返回，支持长字符串。-Serial communication with fifo verilog design, which is used to learn uart complete PC sends data back to the original post fpga fpga, support long strings.
<Xin> 在 2025-01-25 上传 | 大小：147kb | 下载：0

[VHDL编程] K4X4

说明：矩阵式的4x4按键扫描，包含VHDL和Verilog两种语言设计的代码，适合初学者。-The 4x4 matrix keypad scanning, including two languages ​ ​ VHDL and Verilog design code, suitable for beginners.
<Xin> 在 2025-01-25 上传 | 大小：1kb | 下载：0

[VHDL编程] mydds2

说明：利用dds产生产生正弦余弦信号的代码，利用的是rom的方式-Generating code using dds sine cosine signal, using the way of rom
<shaojian> 在 2025-01-25 上传 | 大小：1.19mb | 下载：0

[VHDL编程] H.264_verilog

说明：基于verilog的H.264视频压缩技术的源代码，包括verilog源代码，以及仿真波形文件，希望对大家有用-verilog h.264
<wahson> 在 2025-01-25 上传 | 大小：816kb | 下载：0

[VHDL编程] hdmi_demo

说明：基于verilog的HDMI接口传输的参考设计，希望对大家有用-verilog hdmi reference design
<wahson> 在 2025-01-25 上传 | 大小：42kb | 下载：0

[VHDL编程] PCIE_DMA_DDR3_verilog_design

说明：基于xilinx fpga的pci-e到dma再到ddr3的数据传输完整设计-PCIE_DMA_DDR3 verilog reference design
<wahson> 在 2025-01-25 上传 | 大小：2.76mb | 下载：0

[VHDL编程] LED

说明：basys2 流水灯 verilog语言编写-basys2 light water verilog
<刘铁峰> 在 2025-01-25 上传 | 大小：784kb | 下载：0

[VHDL编程] DDS

说明：基于IP核设计的波形发生器以及频率计并用数码管显示-With digital display IP core design based waveform generator and frequency counter
<刘铁峰> 在 2025-01-25 上传 | 大小：1.37mb | 下载：0

[VHDL编程] count

说明：basys2 模60计数器 并用数码管显示 verilog FPGA-basys2 mold 60 counter digital display
<刘铁峰> 在 2025-01-25 上传 | 大小：171kb | 下载：0

[VHDL编程] ex13_maxiiclk

说明：一些有用的模块，方便FPGA初学者，大家好好看看 -Some useful modules
<胡林文> 在 2025-01-25 上传 | 大小：821kb | 下载：0